搜索
反激式SMPS设计——变压器设计Flockfailiu2012-02-23学习除了努力，还需要方法！反激变压器设计——Flockfailiu2一、电流纹波率在设计之前，先引入SMPS最基本也是影响最广的一个设计参数——电流纹波率（KRP）。它的设定非常重要，一旦设定好了它，几乎所有参数都已确定。它会影响功率器件（开关管、输出整流二极管），输出滤波电容的电流应力和损耗，变压器几何尺寸。所以不了解它，就无法开展变压器的设计。电流纹波率定义初级纹波电流（△I）与电流有效值（IP）的比值。即：KRP=△IIP;△I=VDCmin∗TONLp;Ip=IO∗1n1−DMaxKRP的有效范围为0—2，CCM＜1，DCM＝1，BCM＝2（电感电流的三种工作模式，自参阅书籍），若将它设为0，△I必为0，根据电感方程V=L*△I△t表明此时电感量为无穷大，所以实际中不可能。从铜损跟铁损的折中考虑、变压器的几何尺寸以及EMI等综合折中；根据输出功率或特性的不同，将KRP设定在0.4—1之间进行调整，低压大电流和大功率输出选择偏低；高压小电流和小功率输出选择偏大。当VINmin增加时，KRP相对应偏大。当然任何情况下如果将KRP设定偏小，允许选择更大的磁蕊，效果是非常好的。但从商业角度来说，控制成本，体积等原因，大多情况下只是空谈吧了。不过认识这一点是很有帮助的。当然有时也会有，这时可相对应偏小。我们必须要深刻了解KRP的设定给设计结果带来的影响。设置过小，会增大变压器尺寸以及高频铜损问题，当然会减小峰值电流、功率器件、电容的损耗。CCM模式会使输出整流二极管发热增加。然而设置过大自然与上述相反了，它还会影响EMI。然而我们从低压时设计的CCM并不意味着它会一直工作在CCM模式。它会随着电压的升高或负载的减小，使KRP=1后进入DCM模式，此时在输出整反激变压器设计——Flockfailiu3流二极管反向恢复之前电感电流刚好为0，给DIODE提供一个很好的工作条件，但此时再次提醒，KRP越大的缺点。需说明一点，KRP的选择只会影响峰值电流，而不会影响平均电流和有效值。二、反激式变压器设计在反激式SMPS中，当最低电压输入，最大负载输出时，为最恶劣的条件。所以应从此条件下来设计变压器。已知：输入电压(VIN),输出电压VO,输出功率(PO),开关频率（f）设定：效率(η)，占空比（Dmax），电流纹波率（KRP）1、VDCmin=VIN∗1.414−30(VDCmin输入直流，30纹波电压)2、IDC=POη∗VDCmin(IDC初级平均电流)3、IPK=IDC(1−0.5KRP)∗DMax(IPK初级峰值电流,当使用PFS时，此值需大于IC过流点)4、LP=VDCmin∗DmaxIPK∗f∗KRP（LP最大初级电感量,）5、𝐕𝐞=Z∗(𝟐+𝐊𝐑𝐏)𝟐𝐊𝐑𝐏∗𝐏𝐈𝐍𝐟自定公式（铜损和变压器窗口面积的折中选择，以及寄生因数等原因，设定系数Z为0.4-0.6，如果用三明治绕加屏蔽或多路输出，Z可选稍大一点）6、NP=LP∗IPK△B∗Ae[NP最少初级砸数，△B饱和磁通密度(注2)]7、VOR=VDCmin∗Dmax1−Dmax[VOR反射电压，DMax＜0.5（注1）]反激变压器设计——Flockfailiu48、n=VORVO+VD(VD输出DIODE压降，n砸数)9、NS=NPn(NS次级砸数)10、NF=VCC+VD＇∗NSVO+VD（NF辅助绕组砸数,VD＇辅组二极管压降）11、VOR=NP∗(VO+VD)NS;Dmax=VORVOR+VDCmin（验证Dmax）12、IS=IO1−D(IS次级电流有效值)13、IP=ISn(IP初级电流有效值)14、dS=IS43.14∗J[dS次级线径,J电流密度(注3)]15、dP=IP43.14∗J[dP初级线径(注4)]16、dF：VCC电流不大，没有特殊要求。17、Awr=ACKF[Awr所需面积（注5），AC导线面积，KF填充因子(注6)]18、g=40∗3.14∗Ae∗NP2LP∗103−1AL(g气隙长度,AL无气隙时，每砸对应的感量，可查磁蕊参数表得)19、△B=LP∗IPKNP∗Ae（磁蕊饱和验证）反激变压器设计——Flockfailiu5如果想VINMax,POMax仍在CCM模式,下计算结果需为负。VCCM=(12∗LP∗f∗PIN−1VOR)−1注1：设置DMax＜0.5，当大于0.5时有可能会引起次谐波振荡。当然也有例外，PI的TOP系列允许占空比超过50%注2：△B对于铁氧本而言，在100℃时通常为0.4T（如图1），需留足够裕量，通常设为0.3T或更小，具体按产品的使用环境而定。注3：当导线超过1m时，J通常选4-6A/mm2,当然如果较短时也可选择6-10A/mm2。注4：d的选择除需考虑电流应力和温升外，还需考虑集肤效应——不同频率下，电流穿透导线的深度（如图2），线径不够时，可采用多股并绕注5：Awr应大于Aw，Aw可在磁蕊参数表中查得。注6：KF单路OUT通常取0.2-0.25，多路取0.15-0.2变压器的二种绕法：顺绕和三明治绕法。1、顺绕排序：初级、次级、VCC。漏感大约为感量的5%2、三明治绕法排序：初级若干（通常为1/2左右）、次级、初级另一半、VCC；VCC也可绕在次级后；（当输出重载时，由于漏感和铜损问题，会使VCC电压升高，然而将VCC绕在最外层，与初级接触较远，从而增大了漏感，所以相比绕在次级后电压上升度要好很多，这就是绕在外层的优点。另一个VCC居中密绕是为了减小接触面，从而增加漏感；然而绕在次级后理论上EMI会略好些）。三明治绕法的特点漏感小，大约为感量的1%-3%；但由于初次级间有两个接触面，从而增加了分布电容，为共模电流提供通路，影响EMI，因此需加屏蔽。如果为节约成本，小功率的可用顺绕，当功率稍大就得用三明治了，因为功率大了，漏感相当可观。反激变压器设计——Flockfailiu6(图1)（图2）反激变压器设计——Flockfailiu7设计实例1已知：VIN=85−265V，VO=5V，PO=10W，f=65KHZ设定：η=72%，Dmax=0.45，KRP=0.751、VDCmin=85∗1.414−30=90V2、IDC=100.72∗90=0.155A3、IPK=0.1551−0.5∗0.75∗0.45=0.551A4、LP=90∗0.450.551∗65∗0.75=1.508mH因此选择1.4mH±5%5、Ve=0.4∗(2+0.75)20.75∗13.8965=0.862cm3(查表得EE19：Ve=0.9cm3)6、NP=1508∗0.5510.3∗23=120.4T（查表得EE19：Ve=23）7、VOR=90∗0.451−0.45=73.64V8、n=73.645+0.8=12.7(先选择DIODE，再查该DIODE压降为多少，代入式中)9、NS=120.412.92=9.48T取:10T;因此NP=127T10、NF=12+1∗105+0.8=22.4T取：23T（假设此蕊片VCC是12V）11、VOR=127∗(5+0.8)10=73.66;Dmax=73.6673.66+90=0.45反激变压器设计——Flockfailiu812、IS=21−0.45=3.637A；dS=3.63743.14∗6=1.676mm13、IP=3.63712.7=0.287A；dP=0.28743.14∗4=0.162mm从图2中可以看出，f为65KHZ时的电流穿透深度为23mil,1mm=39.37mil,因此穿透深度为0.584mm，因此dS可选择3股0.51的导线三线并绕，略低于计算值是可以接受的；也可以选择4股0.41线四线并绕。另外经验用EE19做10W，初级绕120T为最佳值，铜损跟铁损做到很好的折中，所以如果有这种经验的话可以先确定120T，再来算感量，全部倒过来算。那么没有经验的话算出来的变压器需要调，直到调到满意为止，不过别忘了验证磁蕊饱和。变压器设计完成，后面几个公式可以不用了，但掌握还是需要的。上述KRP的取值较大，再举例需取小的情况。四、设计实例2已知：VIN=85−265V，VO=12V，PO=60W，f=65KHZ设定：η=80%，Dmax=0.45，KRP=0.51、VDCmin=85∗1.414−30=90V2、IDC=600.8∗90=0.834A3、IPK=0.8341−0.5∗0.5∗0.45=2.472A反激变压器设计——Flockfailiu94、LP=90∗0.452.472∗65∗0.5=0.54mH因此选择490UH±10%5、Ve=0.4∗(2+0.5)20.5∗7565=5.77cm3(查表得EE30：Ve=6.31cm3)6、NP=540∗2.4720.3∗109=40.83T（查表得EE30：Ve=109）7、VOR=90∗0.451−0.45=73.64V8、n=73.6412+1=5.665(先选择DIODE，再查该DIODE压降为多少，代入式中)9、NS=40.835.665=7.2T取:7T;NP=41T；(NP不可减少)10、NF=12+1∗712+1=7T（假设此蕊片VCC是12V）11、VOR=41∗(12+1)7=76.143;Dmax=76.14376.143+90=0.4612、IS=51−0.46=9.26A；dS=9.2643.14∗10=3.3mm13、IP=9.265.857=1.581A；dP=1.58143.14∗7=0.674mmdS：0.55*6；dP=0.35∗2本节完