CH2PLD硬件特性与编程技术(2)

YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术FPGA的工作原理PLD可编程原理CPLD和FPGA的工作原理编程与配置PLD硬件特性与编程技术YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术一、什么是PLD？1．什么是PLD？PLD：ProgrammableLogicDevice，可编程逻辑器件是用户可自行定义其逻辑功能的一种专用集成电路（ASIC）。作为一种通用型器件生产，但其逻辑功能由用户通过器件编程自行设定。PLD是一种数字集成电路的半成品，在它的芯片上按照一定的排列方式集成了大量的门和触发器等基本逻辑元件，使用者可以利用某种开发工具对它进行加工，等于把片内的元件连接起来，使它完成某个逻辑电路或系统功能，成为一个可以在实际电子系统中使用的专用集成电路。PLD硬件特性与编程技术2.1概述YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术2．PLD的特点（1）编程方便：利用开发工具，用户可反复编程、擦除，修改设计方便（2）集成度高：单片逻辑门数已达数十万门甚至上百万门（3）速度快（4）价格低（5）开发周期短：EDA开发工具齐全，设计人员在很短时间内可完成电路设计的输入、编译、仿真和编程，大大缩短了开发周期。PLD硬件特性与编程技术2.1概述YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.1概述二、可编程逻辑器件的发展历程70年代80年代90年代PROM和PLA器件PAL器件GAL器件FPGA器件CPLD器件内嵌复杂功能模块的SoPCYANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术工艺线宽：由于生产工艺的发展，PLD集成电路的工艺线宽可达到0.35m（1997年），0.15m（2001年），0.13m（2002、2003年），0.1m（2004年）；90nm（2005年）；目前半导体公司正重点研发60nm工艺。集成度：在一块硅片上可集成上千万个以上逻辑门。速度：器件的速度指标↑，FPGA的门延时﹤3ns，CPLD的系统速度﹥180MHz。工艺手段：CMOS工艺在速度上超过双极型工艺，成为PLD的主要工艺手段。PLD硬件特性与编程技术2.1概述YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术三、EDA技术与PLD的关系PLD的应用开发过程中贯穿着EDA技术的应用原始设计输入EDA开发软件器件配置信息PLD硬件设备PLD在编程灵活性、容量与速度等方面达到了相当高的水平，可在一个器件中实现具有相当规模的、完整、高速的数字系统。EDA开发工具也十分成熟高效，可使用HDL语言、电路图、波形图等多种方法进行设计输入，并进行综合、仿真与编程。PLD广泛应用于产品开发、原型设计、小批量生产中。随着PLD成本和功耗不断降低、性能大幅度提高，PLD开始取代高端ASIC、DSP和微处理器。PLD硬件特性与编程技术2.1概述YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.1概述四、可编程逻辑器件的分类按集成度YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.1概述乘积项结构器件:其基本结构为”与-或阵列”，大部分PLD和CPLD查找表结构器件：由简单的查找表组成可编程门，再构成阵列形式，多数FPGA按结构来划分按编程工艺来划分熔丝型、反熔丝型、EPROM型、EEPROM型、SRAM型、FLASH型YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.1概述与门阵列或门阵列乘积项和项PLD主体输入电路输入信号互补输入输出电路输出函数反馈输入信号可直接输出也可反馈到输入PLD组成结构基本如下：•组合输出•时序输出YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理一、电路符号表示常用逻辑门符号与现有国标符号的对照PLD具有较大的与或阵列，逻辑图的画法与传统的画法有所不同。YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理1.输入缓冲器表示方法PLD的互补缓冲器PLD的互补输入YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理2.与门和或门的表示方法ABCDF2F2=B+C+DABCDF1固定连接编程连接F1=A•B•C×YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PROM基本结构地址译码器存储单元阵列………0A1A1nA0W1W1pW0F1F1mFnp20111201110110...AAAWAAAWAAAWnnnnPLD硬件特性与编程技术2.2低密度PLD可编程原理二、PROMYANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理PROM的逻辑阵列结构与阵列（不可编程）或阵列（可编程）………0A1A1nA0W1W1pW0F1F1mFnp201,011,111,1101,011,111,1100,010,110,10WMWMWMFWMWMWMFWMWMWMFmmpmpmpppp逻辑函数表示：二、PROMYANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理用PROM完成半加器逻辑阵列与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0F01110100AAFAAAAFYANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理ABCBCA000001010111全译码连接点编程时，需画一个叉。输入变量的增加，会引起输出变量按2的幂次增加。YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理三、PLA与阵列（可编程）或阵列（可编程）0A1A1A1A0A0A1F0FPLA逻辑阵列示意图YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理三、PLAPLA与PROM的比较0A1A1F0F2A2F0A1A1F0F2A2FYANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术例：用PLA实现逻辑函数YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术用PLA实现三八译码器A2A1A0000只=0Y0001只=0Y1111只=0Y7输出三八译码器真值表0120AAAY0121AAAY0127AAAY……A2A1A0Y0Y1Y7A2A1A0A2A1A0YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理四、PAL（ProgrammableArrayLogic）0A1A1F0F0A1A1F0FPAL结构PAL的常用表示YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理PAL的基本结构PAL器件的输入、输出结构以及输入、输出的数目是由集成电路制造商根据实际设计情况大致估计确定。PAL器件的型号很多，它的典型输出结构通常有四种，其余的结构是在这四种结构基础上变形而来。YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理(1)专用输出基本门阵列结构II如输出采用或门，为高电平有效PAL器件。若采用互补输出的或门，为互补输出器件。一个输入四个乘积项通过或非门低电平输出。输入信号四个整积项YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理(2)可编程I/O输出结构两个输入，一个来自外部I，另一来自反馈I/O。当最上面的乘积项为高电平时，三态门开通，I/O可作为输出或反馈；乘积项为低电平时，三态门关断，作为输入。8个乘积项YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理(3)寄存器型输出结构：也称作时序结构8个乘积项或门输出通过D触发器，在CP的上升沿时到达输出。触发器的Q端通过三态缓冲器送到输出引脚。触发器的反相端反馈回与阵列，作为输入参与更复杂的时序逻辑运算。CP和使能是PAL的公共端。YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理(4)带异或门的寄存器型输出结构增加了一个异或门把乘积项分割成两个和项。两个和项异或之后，在时钟上升沿到来时存入触发器内。有些PAL器件是由数个同一结构类型组成，有的则是由不同类型结构混合组成。YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理11100100R11100100RQQD11100100R11100100RVccSG1SL07SL17SG0SL0619I/O711100100R11100100RQQD11100100R11100100RVccSG1SL06SL16SG1SL0618I/O61CLK/I02I13I207815034781211151619202324272831一种PAL16V8的部分结构图YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术例：Y=ABC，用PAL阵列实现该式。CBAABCCBACBACBAABCBABACBACBACBAX)()()()(XACB××××××××××××YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件特性与编程技术PLD硬件特性与编程技术2.2低密度PLD可编程原理阵列容量较小，片内触发器资源不足,不能适用于规模较大的数字电路。输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。简单可编程逻辑器件存在的问题YANGTZENORMALUNIVERSITY物理学与电子工程学院第2章PLD硬件