搜索
EDA技术与VHDL第2章PLD硬件特性与编程技术2.1概论输入缓冲电路与阵列或阵列输出缓冲电路输入输出……图2-1基本PLD器件的原理结构图2.1概论2.1.1PLD的发展历程熔丝编程的PROM和PLA器件AMD公司推出PAL器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC2.1.2PLD的分类可编程逻辑器件（PLD）简单PLD复杂PLDPROMPALPLAGALCPLDFPGA图2-2按集成度(PLD)分类2.3CPLD的结构与工作原理图2-26MAX7000系列的单个宏单元结构2.3CPLD的结构与工作原理图2-27MAX7128S的结构1．逻辑阵列块(LAB)2.3CPLD的结构与工作原理2．宏单元逻辑阵列、乘积项选择矩阵、可编程寄存器全局时钟信号。全局时钟信号由高电平有效的时钟信号使能。用乘积项实现一个阵列时钟。2.3CPLD的结构与工作原理3．扩展乘积项局部连线共享扩展项提供的“与非”乘积项宏单元的乘积项逻辑宏单元的乘积项逻辑图2-28共享扩展乘积项结构3．扩展乘积项图2-29并联扩展项馈送方式共享扩展项并联扩展项2.3CPLD的结构与工作原理4．可编程连线阵列(PIA)图2-30PIA信号布线到LAB的方式5．I/O控制块图2-31EPM7128S器件的I/O控制块2.4FPGA的结构与工作原理2.4.1查找表逻辑结构图2-32FPGA查找表单元查找表LUT输入1输入2输入3输入4输出2.4.1查找表逻辑结构图2-33FPGA查找表单元内部结构2.4.2Cyclone系列器件的结构与原理图2-34CycloneLE结构图2.4.2Cyclone系列器件的结构与原理图2-35CycloneLE普通模式data1addnsubdata2data34-inputLUT4-inputLUTcindata4RegRegsloadsclearaloadclockenaaclr行、列直连线布线LUT链寄存器链行、列直连线布线行、列直连线布线寄存器链输入2.4.2Cyclone系列器件的结构与原理图2-36CycloneLE动态算术模式同步装载清零逻辑寄存器两个2输入LUT(进位)寄存器控制信号寄存器链输入Data1Data2Data3行、列和直连线布线局部布线两个2输入LUT(和)寄存器链输出addnsub进位输出逻辑进位输入逻辑LAB进位输入进位输入0进位输入1进位输出1进位输出02.4.2Cyclone系列器件的结构与原理图2-37CycloneLAB结构LE1LE2LE3LE4LE5LE6LE7LE8LE10LE9LE1LE2LE3LE4LE5LE6LE7LE8LE10LE94444444444控制信号局部互连LAB输入信号LUT链和寄存器链LE反馈信号连线2.4.2Cyclone系列器件的结构与原理图2-38LAB阵列2.4.2Cyclone系列器件的结构与原理图2-39LAB控制信号生成CLR2CLR1ASYNCLOAD/LABPRESYNCLOADCLK1CLKENA1LAB行Clock至每个寄存器/6CLK2CLKENA2SYNCCLRADDNSUB局部互连局部互连局部互连局部互连局部互连局部互连2.4.2Cyclone系列器件的结构与原理图2-40快速进位选择链Le1Le2Le3Le4和1和2和3和4A1B1A2B2A3B3A4B4LE4LE2Le3LE101LE3LE5和5A5B5LE6LE7LE801LE9LE10和6和7和8和9和10LAB进位输出A6B6A7B7A8B8A9B9A10B10Le1Le2Le3Le4A1B1A2B2A3B3A4B4LE4LE2Le3LE101LAB进位输入LE3LE5A5B5LE6LE7LE801LE9LE10A6B6A7B7A8B8A9B9A10B10A+B+1ABA+B+0LAB进位输入10进位输入0进位输出0A+B+1A+B+0进位输出1和100101进位输入12输入LUT2.4FPGA的结构与工作原理图2-41LUT链和寄存器链的使用2.4.2Cyclone系列器件的结构与原理LE1LutDQDQLE2DQDQLEs3-10LUT链寄存器链Lut2.4FPGA的结构与工作原理图2-42LVDS连接2.4.2Cyclone系列器件的结构与原理Cyclone器件接收器件外接电阻网路外接终端电阻2.6FPGA/CPLD产品概述2.6.1Lattice公司CPLD器件系列1.ispLSI器件系列（1）ispLSI1000E系列。（2）ispLSI2000E/2000VL/200VE系列。（3）ispLSI5000V系列。（4）ispLSI8000/8000V系列。2.6FPGA/CPLD产品概述2.6.1Lattice公司CPLD器件系列2.ispLSI器件的结构与特点（1）采用UltraMOS工艺。（2）系统可编程功能，所有的ispLSI器件均支持ISP功能。（3）边界扫描测试功能。（4）加密功能。（5）短路保护功能。2.6FPGA/CPLD产品概述2.6.1Lattice公司CPLD器件系列3.ispMACH4000系列4.LatticeEC&ECP系列ispMACH4000系列CPLD器件有3.3V、2.5V和1.8V三种供电电压，分别属于ispMACH4000V、ispMACH4000B和ispMACH4000C器件系列。2.6FPGA/CPLD产品概述2.6.2Xilinx公司的FPGA和CPLD器件系列1.Virtex-4系列FPGA2.SpartanⅡ&Spartan-3&Spartan3E器件系列3.XC9500&XC9500XL系列CPLD4.XilinxFPGA配置器件SPROM5.Xilinx的IP核2.6FPGA/CPLD产品概述2.6.3Altera公司FPGA和CPLD器件系列1.StratixII系列FPGA2.Stratix系列FPGA3.ACEX系列FPGA4.FLEX系列FPGA5.MAX系列CPLD6.Cyclone系列FPGA低成本FPGA7.CycloneII系列FPGA8.MAXII系列器件9.Altera宏功能块及IP核2.6FPGA/CPLD产品概述2.6.4Actel公司的FPGA器件2.6.5Altera公司的FPGA配置方式与配置器件器件功能描述封装形式EPC21695680×1位，3.3/5V供电20脚PLCC、32脚TQFPEPC11046496×1位，3.3/5V供电8脚PDIP、20脚PLCCEPC1441440800×1位，3.3/5V供电8脚PDIP、20脚PLCC表2-2AlteraFPGA常用配置器件2.7编程与配置表2-3图2-48接口各引脚信号名称基于电可擦除存储单元的EEPROM或Flash技术。基于SRAM查找表的编程单元。基于反熔丝编程单元。引脚12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS---TDIGND2.7编程与配置2.7.1JTAG方式的在系统编程图2-48CPLD编程下载连接图2.7编程与配置2.7.1JTAG方式的在系统编程图2-49多CPLD芯片ISP编程连接方式2.7编程与配置2.7.2使用PC并行口配置FPGA图2-50PS模式，FLEX10K配置时序2.7.2使用PC并行口配置FPGA图2-51多FPGA芯片配置电路2.7编程与配置2.7.3FPGA专用配置器件图2-52FPGA使用EPC配置器件的配置时序2.7编程与配置2.7.3FPGA专用配置器件图2-53FPGA的配置电路原理图（注，此图来自Altera资料，中间一上拉线应串1K电阻）2.7编程与配置2.7.3FPGA专用配置器件图2-54EPCS器件配置FPGA的电路原理图2.7编程与配置2.7.4使用单片机配置FPGA图2-55用89C52进行配置2.7编程与配置2.7.5使用CPLD配置FPGA使用单片机配置的缺点：1、速度慢，不适用于大规模FPGA和高可靠应用；2、容量小，单片机引脚少，不适合接大的ROM以存储较大的配置文件；3、体积大，成本和功耗都不利于相关的设计。习题2-1OLMC有何功能？说明GAL是怎样实现可编程组合电路与时序电路的。2-2什么是基于乘积项的可编程逻辑结构？2-3什么是基于查找表的可编程逻辑结构？2-4FLEX10K系列器件中的EAB有何作用？2-5与传统的测试技术相比，边界扫描技术有何优点？2-6解释编程与配置这两个概念。2-7请参阅相关资料，并回答问题：如本章给出的归类方式，将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD；将基于查找表的可编程逻辑结构的PLD器件归类为FPGA，那么，APEX系列属于什么类型PLD器件？MAXII系列又属于什么类型的PLD器件？为什么？实验与设计单片机或CPLD及EPROM配置FPGA电路设计根据图2-50和图2-55设计一个可对EPF1K30配置的电路，其中的配置文件存储器可以用EPROM(如27C040)担任，配置控制器用EPM7128S或89C51来担任，要求EPROM能放置2个配置文件，由CPLD或单片机通过控制EPROM地址线的方式，根据接受命令的方式对FPGA配置不同的配置文件。