栓锁效应与布局规则

华侨大学信息学院电子工程系厦门专用集成电路系统重点实验室IC工艺和版图设计第八章latch-up和GuardRing设计主讲：黄炜炜Email：[e-mail]华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室参考文献1.AlanHastings著.张为译.模拟电路版图的艺术.第二版.电子工业出版社.CH13华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室本章主要内容CH8GuardRingLatch-up的防护Latch-up原理分析华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析CMOS电路中在电源VDD和地线GND之间由于寄生的PNP和NPN相互影响可能会产生的一低阻抗通路，使VDD和GND之间产生大电流，这就称为闩锁效应（latchup）。随着IC制造工艺的发展，集成度越来越高，产生latchup的可能性会越来越高。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析N+N+N+P+P+P+InOutNwellP+subP-epiInOut华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析N+N+N+P+P+P+InOutNwellP+subP-epiRwellRsubQ1Q2华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析N+N+N+P+P+P+InOutNwellP+subP-epiRwellRsubQ1Q2RwellRsubQ1Q2OUTOUT华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析RwellRsubQ1Q2OUTCB结反向电流当无外界干扰未引起触发时，两个BJT处于截止状态，集电极电流是C-B反向漏电流构成，电流增益非常小，此时latchup不会产生。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析RwellRsubQ1Q2OUT当一个BJT集电极电流受外部干扰突然增加到一定值时，会反馈至另外一个BJT，从而使两个BJT因触发而导通，VDD至GND间形成低阻通路，Latchup由此产生。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析产生Latchup的具体原因1RwellRsubQ1Q2OUTN+N+N+P+P+P+InOutNwellP+subP-epiRwellRsubQ1Q21.Latchup产生原因1芯片一开始工作时VDD变化导致Nwell和Psub间的寄生电容中产生足够的电流，当VDD变化率大到一定地步，将会引起Latchup.华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析产生Latchup的具体原因2RwellRsubQ1Q2OUTOUTOUTVDDOUTGND2.Latchup产生原因2当I/O的信号变换超过VDD-GND的范围时，将会有大电流在芯片中产生，也会导致SCR的触发。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析产生Latchup的具体原因3RwellRsubQ1Q2VDD注入到衬底的载流子注入到阱的载流子3.Latchup产生原因3ESD静电加压，可能会从保护电路中引入少量带电载流子到阱或衬底中，也会引起SCR的触发。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析产生Latchup的具体原因4RwellRsubQ1Q2OUT4.Latchup产生原因4当许多驱动器同时动作，负载过大使VDD或GND突然变化，也有可能打开SCR的一个BJT。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析N+N+N+P+P+P+InOutNwellP+subP-epiRwellRsubQ1Q2RwellRsubQ1Q2OUT产生Latchup的具体原因55.Latchup产生原因5阱侧面漏电流过大，也有可能会引起闩锁。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up原理分析RwellRsubQ1Q2OUT产生Latchup的具体原因5(2)CE2II漏阱侧面漏电流过大，漏电流通过Q2流向GND,Q2的基区注入电流222ICEBI则Q1的CE电流等于Q2的基区电流，则Q1的基区电流212121CEBIII漏则Q1的BE结电压112VRBEwellI漏所以漏电流大过大，会导致寄生PNP管导通，产生闩锁效应。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室本章主要内容CH8GuardRingLatch-up的防护Latch-up原理分析华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up保护方法RwellRsubQ1Q2OUTN+N+N+P+P+P+InOutNwellP+subP-epiRwellRsubQ1Q2防止闩锁的方法1防止闩锁的方法1：使用重掺杂衬底，降低Rsub值，减小反馈环路增益。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up保护方法RwellRsubQ1Q2OUTN+N+N+P+P+P+InOutNwellP+subP-epiRwellRsubQ1Q2防止闩锁的方法2：使用轻掺杂外延层，防止侧向漏电流从纵向PNP到低阻衬底的通路。防止闩锁的方法2华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up保护方法防止闩锁的方法3N+N+N+P+P+P+InOutNwellP+subP-epiRwellRsubQ1Q2Rs2Rw2RwellRsubQ1Q2OUTRw2Rs2Is2IsIben2222()(1/)holdcepssbencepsbnsssubcepssubbenVVDDVSSVIRVVIIRIRVVRR增加Rs2和Rw2或者减小Rw和Rsub可以增加电路的保持电压。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up保护方法防止闩锁的方法3(2)防止闩锁的方法31.使NMOS和PMOS保持足够的间距来降低引发SCR的可能。2.Sub接触孔和Well接触孔应尽量靠近源区。以降低Rwell和Rsub的阻值。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室latch-up保护方法N+N+P+P+隔离槽NwellHoldingVoltageN+和P+间距Trench=2.5uTrench=1.4uTrench=0uP-epiP+sub防止闩锁的方法4：使用使用隔离槽防止闩锁的方法4华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室防止闩锁的方法5（1）N+N+N+P+P+P+InOutNwellP+subP-epiN+P+N+P+GNDVDDVDDGNDNwellLatchuppathRwellRsubQ1Q2Rw2Rs2保护PMOS保护NMOSlatch-up保护方法华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室防止闩锁的方法5（2）防止闩锁的方法5使用Guardring：1.多子GuardRing：P+Ring环绕NMOS并接GND；N+Ring环接PMOS并接VDD。使用多子保护环可以降低Rwell和Rsub的阻值，且可以阻止多数载流子到基极。2.少子GuardRing：制作在N阱中的N+Ring环绕NMOS并接VDD；P+Ring环绕PMOS并接GND。使用少子保护环可以减少因为少子注入到阱或衬底引发的闩锁。latch-up保护方法华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室本章主要内容CH8GuardRingLatch-up的防护Latch-up原理分析华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室GuardRing出于防止闩锁效应或隔绝噪声的考虑，在Layout设计中我们经常需要用到保护环。保护环主要分为2种保护环：1.多数载流子保护环2.少数载流子保护环需要注意的是多数载流子和少数载流子是相对的，比如电子在Psub中为少数载流子到了Nwell中就是多数载流子。VDDGNDVDDGNDP+P+N+N+华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室GuardRingN+NwellPsubP+PsubVDDGNDCMOS版图设计中常用的保护环华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室GuardRing噪声模块电路模块使用GuardRing来隔绝噪声，避免敏感电路受噪声影响。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室GuardRing电路模块1电路模块2电路模块3电路模块4华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室GuardRing电路模块P+GuardRing（GND）NwellGuardRing（VDD）华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室GuardRingVDDGNDP+N+NwellP+N+PMOSNMOS单层GuardRing单层GuardRing由多子保护环构成，N+围绕Nwell内侧，并接VDD构成电子多子保护环，并起衬底接触作用。P+围绕NMOS，并接GND构成空穴多子保护环，并起衬底接触作用。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室GuardRingNwellP+P+N+N+PMOSNMOS双层GuardRing双层GuardRing由多子保护环核少子保护环共同构成，N+围绕Nwell内侧，并接VDD构成电子多子保护环，并起衬底接触作用。P+围绕Nwell外侧，并接GND构成空穴保护环，避免PMOS的空穴注入到NMOS区。P+围绕NMOS，并接GND构成空穴多子保护环，并起衬底接触作用。N+围绕NMOS，并接VDD构成电子少子保护环，避免NMOS的电子注入到PMOS区。华侨大学电子工程系CopyrightbyHuangWeiwei华侨大学厦门专用集成电路系统重点实验室GuardRingNwellNwellNwellP+P+N+N+N+N+PMOSNMOS三层GuardRing双层GuardRing由多子保护环核少子保护环共同构成，N+围绕Nwell内侧，并接VDD构成电子多子保护环，并起衬底接触作用。Nwell围绕Nwell外侧，P+围绕Nwell外侧，并接GND构成空穴保护环，避免P