八位微控制器IP核的设计与FPGA原型验证研究

山东大学硕士学位论文八位微控制器IP核的设计与FPGA原型验证研究姓名：霍芳申请学位级别：硕士专业：电路与系统指导教师：王祖强20070420八位微控制器IP核的设计与FPGA原型验证研究作者：霍芳学位授予单位：山东大学相似文献(10条)1.学位论文何敬禹8位微控制器EMU11的设计与实现2004随着信息技术的飞速发展，嵌入式微控制器以其高性能、低功耗、价格廉等优点，广泛应用于各种电子设备中，目前以8位微控制器最为常用。本文在深入分析Motorola公司M68HC11微控制器系统结构的基础上，参考了其他微控制器的设计思路，设计实现了8位嵌入式微控制器EMU11。论文详细描述了EMU11微控制器的体系结构、工作原理和指令系统。从微控制器的指令系统入手，接着具体阐述了微控制器的内部寄存器、算术逻辑部件、逻辑控制单元、总线接口单元、I/O端口、中断控制与响应、以及系统的整体集成等具体设计的实现细节。为了有效地增强微控制器的总体性能，EMU11微控制器采用了自动保护中断现场和寻址空间统一编址等技术。特别的，微控制器的设计中还采用了一些独特的方法：使用了流水线技术；利用专用的PIPE指令解决流水线冲突和转移的问题；优化了流水线结构，保证很多指令可以在单时钟周期内完成；在逻辑控制单元的设计中提出了基于有限状态机的解决方案，简捷的完成了复杂的指令译码工作；着重优化了指令的译码过程，减少了译码和执行单元的信号线，节省了微控制器所需的硬件资源。实现过程中利用先进的EDA仿真工具采用“功能模块的仿真、系统级功能仿真和布局布线后时序仿真”的三级仿真方法，保证微控制器设计实现的正确性，最终成功地在FPGA芯片上实现了该控制器。硬件环境下，微控制器能够按设计要求正确的执行测试程序，达到了预定的设计目标。为了更好地应用这个微控制器，本课题还为其编制了汇编语言开发环境。在这个开发环境下，程序员可以完成EMU11汇编程序的编写、保存、汇编、下载执行等工作，从而构成了一个真正意义的、具有应用价值的微控制器。本课题对基于FPGA芯片的复杂数字系统设计进行了很好的探索，采用的设计流程和方法具有代表性，为今后的数字系统设计提供了值得借鉴的研究思路、设计方法和工作经验。2.期刊论文杜高明.王锐.胡永华.张溯.DuGaoming.WangRui.HuYonghua.ZhangSu一种改进的微控制器FPGA原型芯片设计与验证-仪器仪表学报2006,27(z3)HGD08R01是一款与PIC16C57兼容的八位微控制器.本文通过增加在线编程特点,对原有芯片加以改进.为了验证改进后芯片的功能,使用FPGA原型验证方法.首先用完备指令测试方式验证,然后用一个具体的应用--万年历系统来验证原型芯片的功能.实验结果表明,完备指令测试方式的代码全局覆盖率达100%,分支覆盖率达99.51%,在线编程功能达到预期效果;应用系统测试中,万年历能正确稳定工作.3.学位论文袁文澹基于IP核的片上结构MORSE码处理系统设计与实现研究2005基于IP软核和FPGA的SOC芯片设计解决了ASIC芯片设计的长开发周期、高成本、高风险和产品对市场的时间敏感性等问题，使SOC的设计更具有灵活性、快捷性，使基于IP软核和FPGA的SOC设计技术在消费电子、汽车电子、工业设计领域迅速推广应用。因此它已成为业界热点。本文在分析当前有关基于IP软核和FPGA的SOC技术理论以及一些典型应用平台的基础上，采用基于mc8051CoreIP软核和FPGA的技术方法，设计构建了MORSE码处理SOC系统结构，设计并实现了一个处理MORSE码的串行异步接收发送(M-SART，Morse-SerialAsynchronousReceiver/Transmitter)功能模块的IP核。本文从MORES电码符号的特征入手，比较分析了MORSE码与ASCII码串行异步传输的信号帧特性差异，提出了一种MORSE电码的数字化方法，在此基础上，规定了一种MORSE码串行异步帧传输协议。从Core8051-IP核的功能结构和设计层次结构分析入手，完成了MORSE信号处理系统核结构及设计层次结构的设计。并采用比较分析的方法，使用硬件描述语言VHDL，实现了MORSE码串行异步接收发送(M-SART)模块IP软核的设计。借助于EDA工具MaxPlusⅡ集成开发环境完成了M-SART模块IP核的调试、面向FPGA的布局布线和逻辑综合，并对M-SART模块IP软核进行了FPGA时序仿真验证，实验结果表明，M-SART处理MORSE码的结果正确，工作运行可靠，M-SART的工作频率达到34.12MHz，完全能匹配Core8051IP核的工作频率。4.会议论文杜高明.王锐.胡永华.张溯一种改进的微控制器FPGA原型芯片设计与验证2006HGD08R01是一款与PIC16C57兼容的八位微控制器.本文通过增加在线编程特点,对原有芯片加以改进.为了验证改进后芯片的功能,使用FPGA原型验证方法.首先用完备指令测试方式验证,然后用一个具体的应用--万年历系统来验证原型芯片的功能.实验结果表明,完备指令测试方式的代码全局覆盖率达100％,分支覆盖率达99.51％,在线编程功能达到预期效果;应用系统测试中,万年历能正确稳定工作.5.学位论文周亮无线传感器网络低功耗节点控制器芯片设计与实现2007近年来，随着传感器技术、微机电系统技术、嵌入式系统技术、现代无线通信技术、网络技术、分布式处理技术等的发展，形成了无线传感器网络这一前沿交叉学科，它在军事、医疗、环境监测等领域具有很高的应用价值。无线传感器网络利用分布于监测区域内的各终端节点进行原始信息数据的采集，然后通过自组织多跳路由网络传送至网关节点，最后通过多类型接口传送至网关计算机并接入其他通用网络，在远程的监控终端利用信息汇集与管理软件平台实现对监测范围内的事件监控。在无线传感器网络中大量分布的节点是其主要组成部分，在现有各类节点设计中主要采用在嵌入式领域广泛应用的一些通用处理器单元作为控制核心，而没有针对无线传感器网络的应用开发专用的控制器芯片，这使得在节点设计中会受到体积、功耗等方面的限制，而在系统资源利用方面又难免会造成一些浪费，因此开展无线传感器网络专用低功耗节点控制器芯片的设计具有重要的研究意义和应用价值。本文主要介绍了一种无线传感器网络低功耗节点控制器芯片的设计与实现，该芯片采用了8位哈佛体系结构，使用与ELAN公司：EM78系列MCU兼容的RISC指令集，利用仿真器平台及FPGA平台完成了节点系统构造，然后以SMIC0.18微米CMOS工艺完成了ASIC设计。最后以它作为低功耗节点专用控制器实现了节点平台的搭建，构建了一个通用无线传感器网络。本文首先对无线传感器网络及数字系统低功耗设计的基本理论进行了研究和讨论，接着基于上述理论进行了无线传感器网络节点的软硬件设计以及多个测试平台的实现，并重点讲述了低功耗节点控制器的RTL设计与实现，然后开展了该控制器的后端设计，给出了设计版图，最后利用FPGA平台对该节点控制器进行了验证及测试，给出了测试结果并进行了分析。实验分析及功能验证结果表明，该节点控制器满足系统功能需求，技术性能优良，达到设计目的。6.学位论文王树国科学计算器的大规模集成电路芯片设计2005本课题的任务:一是分析计算器C9318电路的指令系统,提取其开方算法;二是自主设计科学计算器的大规模集成电路芯片,形成比C9318运算功能更加全面的计算器系统.使三角函数、指数函数、对数函数的运算都能在本设计中实现.本文主体上采用硬件描述语言VERILOG自顶向下设计方式.其中对开方算法的提取采用了用EDA软件VIEWLOIG仿真.对诸如三角函数运算的算法应用数值计算软件MATLAB进行仿真.7.会议论文周锦锋.徐微.倪光南一款多功能遥控器芯片的SOC实现2000SOC(System-On-a-Chip)在ASIC设计中的运用极大的简化了整个系统的复杂性,降低了系统的成本,缩短了从设计到产品的开发时间.嵌入式微控制器(MCU)增强了系统的可配置性和灵活性.嵌入式FLASH使程序和数据可以随时更新.本文阐述了带片内FLASH,RAM和嵌入式MCU的多功能遥控器芯片的设计及SOC实现,针对片内FLASH和RAM的测试做了专门论述,并给出了典型的应用.8.学位论文王纯精简指令集译码器的IC设计2002该文首先介绍了当前先进的集成电路设计方法和新一代的集成电路设计工具,然后对PIC系列微控制器的特性和原理作了深入的研究,最后在此基础上对我们将要设计出的ASIC微机中采用的精简指令集译码器进行了芯片设计.如今,集成电路的规模和设计复杂度在不断地提高.为了适应当前的这种形势,广大IC设计者已经开始采用更为高层次的设计工具以及更为结构化的设计方法.新一代的电子设计自动化(EDA)系统中引入了硬件描述语言(HDL),同时还引入了行为综合和逻辑综合工具,因而极大地提高了设计能力.Cadence就是新型EDA工具的典型代表.目前我们正在研制一种新型的、性能优良的ASIC微机,作为ASIC电路的核心,使它成为我们进行ASIC电路设计的基础,因此我们借鉴了一些优良的微控制器的结构和原理.作者在利用新一代的集成电路设计方法和设计工具Cadence进行了基本电路的设计后,对我们设计的ASIC微机中的精简指令集译码器部分作了前期的芯片设计.所有的设计工作均用Cadence完成.9.学位论文陈夏文RISC结构CPU片上Cache的研究与设计2004本文主要介绍了一款RISC结构的CPU的片上cache的设计方法及设计实现的过程。br　　片上cache已经成为高性能的CPU所必须的一个有机组成部分，现在的高性能的CPU几乎全都设置有片上cache以加快访存速度，提高系统性能。本文根据项目设计的要求探讨了片上cache的设计方法，并介绍了实际的设计实现过程，重点研究了cache的各种算法、设计的流程、设计结果和性能分析，成功设计了一款满足项目要求的，具有较广的适应性的CPU片上cache。br　　本芯片在设计过程中，参考了一些同类型的芯片，借鉴了国微公司以往的设计经验，走创新改进的路子，比同类产品有许多优势和创新改进之处。首先它采用4路组相连映射结构，高效的LRU替换策略和灵活的写策略，在这三种机制共同保障下，可使该芯片的cache命中率高达97％以上，使cache成为名副其实的命中率非常高的高速缓冲存储器；其次是我们精心设计的存储单元的读写控制及灵敏放大电路，快速的地址译码电路，使该cache的速度可以轻松应付CPU主频满负荷运行，满足项目设计的高速要求；再次，由于该芯片的设计、布局相对独立、相对完整，可以作为一个完整的模块，与其它微控制器和微处理器有机组合起来，为其所用，使其整体性能得到大幅度的提高。这就使得国微公司以后可以在其它不同类型的微控制器或微处理器的设计中可以在此基础之上，稍作改动即可使用。这种设计的灵活性减少了设计开发的时间、风险以及费用(通过使用已有的结构和减少固件上的投资)，从而用最快捷的方法实现最经济的解决方案；另外，由于设计方法的优化和设计工具的使用得当，我们的设计时间及芯片的成本都得到了很好的控制，这为CPU芯片的整体成本的降低及设计周期的缩短打下了坚实的基础，使CPU在市场上将具有很强的竞争力。br　　论文共分为六章，其中前两章为存储器、高速缓冲存储器及其它相关理论的介绍，后四章为我所做的设计工作。在我所做的工作当中，存储器管理单元MMU的设计做为高速缓冲存储器cache的相关部件，只进行了体系结构方面的研究与设计，而作为重点的cache则从体系结构设计一直到版图实现，进行了详细的介绍。10.会议论文陈志冲.徐微.倪光南SoC芯片存储系统设计2000在ASIC设计中,越来越多的采用了SoC(System-on-Chip)方式,从而简化了整个系统的复杂性,降低了系统的成本,缩短了从设计到产品的开发时间.嵌入式微控制器(MCU)增强了系统的可配置性和灵活性.同时因为同时采用MC