搜索
1可编程逻辑电路设计教学组可编程逻辑电路设计教学组二○○六年二○○六年课程简介可编程逻辑器件常识试验平台简介MAX+PLUSII入门基本的VHDL程序结构开发流程演示本次试验内容2教学目的及方式教学目的熟悉可编程逻辑器件的结构和原理掌握可编程逻辑器件的开发方法和工具掌握VHDL语言学习数字系统的设计方法锻炼数字系统的设计和实现的综合能力教学方式讲授自学课程简介教学内容可编程逻辑器件的结构原理可编程逻辑器件的特性和使用可编程逻辑器件的开发流程可编程逻辑器件的开发工具可编程逻辑系统的VHDL语言设计方法数字系统的设计方法课程简介3教学计划检查/报告实验五：小系统设计Project(I)电子表介绍Project(I)和(II)57/24-检查/报告/答辩实验六：大系统设计Project(II)题目可选开放实验6/7/8~8/4检查实验四：状态机及层次化设计实验脉宽测量电路状态机层次化设计EDA软件接口4~7/21检查实验三：时序逻辑电路实验扫描显示电路VHDL（时序逻辑部分）时序逻辑电路设计设计优化方法37/17-检查实验二：组合逻辑电路实验译码器/十进制转换/比较器/加法器VHDL语言（组合逻辑部分）实验板介绍2~7/14检查实验一：入门实验（熟悉实验板和开发软件）PLD器件常识实验板简介开发软件入门VHDL程序结构17/10-实验要求实验内容(2.5小时)教学内容（1小时）课次日期课程简介评分标准实验1：不计分实验2－4：10×3分实验5：20分功能实现检查：10分实验报告：10分实验6：50分实验结果检查：30分实验报告：10分PPT报告：10分课程简介4实验报告要求系统目标功能技术指标：速度/功耗/精度等系统规范系统的输入系统的输出系统的功能系统框图对系统各模块实现的详细说明输入输出系统实现的算法和结构说明设计源码（*）模块的性能/资源/仿真结果系统的测试结果功能测试结果指标测试结果资源消耗系统的总结实验的经验总结对所实现系统功能进一步扩展的展望课程简介实验纪律报告未按时交，扣5分缺席实验者，该次实验分为0抄袭他人报告和实验源代码者，实验不及格课程简介5教学参考资料教学参考书《EDA技术实用教程》，潘松，科学出版社《VHDL与数字电路设计》，卢毅，科学出版社《数字系统设计与PLD应用技术》，蒋璇，电子工业出版社《FPGA设计及应用》，褚振勇，西安电子科技大学出版社《VHDL语言100例详解》，北理工ASIC研究所，清华大学出版社互联网资源www.altera.comwww.xilinx.comwww.lattice.comwww.actel.comwww.fpga.com.cn可编程逻辑器件中文网站www.21ic.com中国电子网可编程器件专题DigitalLibraryCD-ROMEElab.pku.edu.cnID/PassWordBBS/Lec/Labftp.ele.pku.edu/pub课程简介逻辑器件分类可编程逻辑器件常识LogicASICStdLogicPLDGateArrayCell-basedICFullCustomICSimplePLDCPLDFPGA(E,EE)PROMPLAPAL,GALASIC:ApplicationSpecificIntegratedCircuitPLD:ProgrammableLogicDevice6为什么要用PLD？现场可编程可再编程在线设计验证好的开发软件快速开发原型机迅速投放市场不需要NRE费用用硬件模拟代替软件仿真……..可编程逻辑器件常识可编程逻辑器件发展历史（一）简单PLD：500门ProgrammableROM(PROM)可编程只读存储器–固定的与阵列和可编程的或阵列，熔丝工艺，一次性ErasablePROM(EPROM)可擦除PROM–固定的与阵列和可编程的或阵列，紫外线可擦除ElectronicErasablePROM(EEPROM)电可擦除PROM–不可编程的“与”阵列和可编程的“或”阵列。浮栅雪崩注入型MOS管，有“隧道效应”。ProgrammableLogicArray(PLA)可编程逻辑阵列–“与”阵列、“或”阵列都可编程（未得到广泛应用）ProgrammableArrayLogic(PAL)可编程阵列逻辑–可编程的“与”阵列和不可编程的“或”阵列。GenericArrayLogic(GAL)通用阵列逻辑–可编程的“与”阵列和固定的“或”阵列。输出有输出宏逻辑单元。熔丝采用先进的浮栅技术-E2CMOS技术。可编程逻辑器件常识7可编程逻辑器件发展历史（二）复杂PLDComplexProgrammableLogicDevice(CPLD)复杂可编程逻辑器件–结构以逻辑宏单元为基础，宏单元内部有与－或积项阵列–一般包含三部分：可编程逻辑宏单元，可编程I/O单元，可编程内部连线FieldProgrammableGateArray(FPGA)现场可编程门阵列–由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块来实现不同设计–一般包含三部分：可编程逻辑块，可编程I/O模块，可编程内部连线可编程逻辑器件常识CPLD与FPGA对比CPLD积项结构，适合于实现复杂的组合逻辑电路连线延时好估计应用举例：–编译码、数据变换、总线控制、存储器控制FPGA由大量功能相对简单的组合逻辑块组成，适合于需要很多触发器的场合连线延时不好估计应用举例：–信号处理、系统控制、嵌入式处理器、单片系统可编程逻辑器件常识8常见CPLD/FPGA厂家及产品系列Altera公司：http:/www.altera.com主要产品：–MAX3000/7000–FLEX6K/10K，APEX20k，APEXII,Stratix……开发工具：MAX+PLUSII，QuartusIIXilinx公司：主要产品：–XC9500，CoolRunner–XC4000，Spartan，Vertex开发工具：Foundation，ISELattice公司：主要产品：–ispMACH4000/5000，ispLSI5000，ispXPLD5000–ispXPGA–ispPAC（可编程模拟芯片）开发工具：Actel公司：反熔丝（一次性烧写）PLD的领导者。由于反熔丝PLD抗辐射，耐高低温，功耗低，速度快，在军品和宇航级上有较大优势。其他公司：Cypress,Quicklogic,Atmel……可编程逻辑器件常识CPLD基本结构MAX7000A器件的基本结构可编程逻辑器件常识9CPLD宏单元MAX7000A器件的宏单元可编程逻辑器件常识积项型结构可编程逻辑器件常识10共享积项扩展可编程逻辑器件常识并行扩展可编程逻辑器件常识11可编程内部连线可编程逻辑器件常识FPGA基本结构可编程逻辑器件常识CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB可编程开关矩阵可编程输入/输出模块可编程逻辑块12FPGA的可编程逻辑块(CLB)XC4000器件的CLB可编程逻辑器件常识查找表与多路开关结构查找表结构（Look-UpTable）多路开关结构可编程逻辑器件常识OutputLUTInput1Input2Input3Input4010101S1S2ZYXWFS3S413FPGA的IOB可编程逻辑器件常识XC4000器件的IOBFPGA的连线资源分段连线延时不好预计有多种长度的连线单长度连线双长度连线四长度连线长线直接连线可编程逻辑器件常识14可编程器件的编程元件熔丝型开关反熔丝型开关浮栅编程技术EPROMEEPROMFLASH基于SRAM的编程元件可编程逻辑器件常识可编程逻辑器件的发展趋势向密度更高,速度更快,频带更宽的百万门系统级发展Stratix系列,840MbpsAPEXII系列，EP2A25，0.15um,250万门Virtex-E系列，XCV3200E低端嵌入式控制产品和高端SOC应用基于PLD的处理器内核,Excalibar在线编程ISP和系统内可重构ICR方向发展向大容量，低电压，低功耗和绿色化发展向低成本，低价格Nois，50MIPS,10万门的25%，$5PCI核，2万门的30%，$10设计技术向高层设计转移ASIC产品嵌入可编程功能Actel向混合编程技术发展可编程逻辑器件常识15可编程逻辑器件的开发流程DesignEntryFunctionSimulationSynthesisPlace/RouteVerification/TimingSimulationProgramming/Debug设计输入功能仿真逻辑综合布局布线时序仿真在线调试可编程逻辑器件常识CIC－310CPLD/FPGA开发系统主要由CPLD/FPGA下载板和I/O实验板以及其他附件组成I/O实验板CPLD下载板电源连接线FPGA下载板CPLD研发软件、下载程序及范例光盘RS-232连接线9TO25PIN并串转换器9TO25PIN转接器实验平台简介16CPLD/FPGA下载板FLEX10K下载板FLEX8K下载板FPGA下载板RS-232接头89C52扩充插座电源转接器接头架构资料储存ICSEEPROM插座CPLD芯片J6执行短路夹重置开关电源指示灯+5V扩充电源座OTP内存插座J8A、J8B模式选择短路夹，共有三组。短路夹预设接于JP8AJ7，/TRST控制短路夹，预设不接短路夹实验平台简介所用CPLD/FPGA芯片主要性能参数EPF8282ALC84-4芯片：Altera公司生产，可用门数2500，昀大可用I/O数68，含282个触发器，26个逻辑阵列块（LABs）即208个逻辑单元（LEs）。EPF10K10LC84-4芯片：Altera公司生产，可用门数10000，昀大可用I/O数59，72个逻辑阵列块（LABs）即576个逻辑单元（LEs）,3个EAB可以实现6144比特的内部RAM。配置程序存储在下载板上的SEEPROM中，且可同时存储多个下载程序以供下载选择。开发工具：MAX+PLUSII实验平台简介17I/O实验板外观米字型显示器6个七段显示器16个LED输出状态显示5×7点矩阵显示器4×4矩阵键盘4信道脉波输出按键2信道连续可调脉波输出3个40PIN的下载板插座16个LED输入/输出状态显示24bitsDIP开关实验平台简介I/O实验板提供的功能24个DIP开关32个LED显示器6个7-SEG显示器(可并列或串行扫瞄显示)4个脉冲发生器2个频率连续可调振荡器(1Hz~1MHz)2组振荡频率选择(20MHz,11.059MHz，可更换至100MHz)4×4矩阵键盘,并可组成16个单一脉冲按键20×2字LCD显示器(option)米字型显示器(option)5×7点矩阵显示器(option)实验平台简介18MAX+PLUSII的特点完全集成的PLD开发环境提供一种与结构无关的设计环境支持Altera公司的许多PLD产品：CLASSIC系列，ACEX1K，MAX系列和FLEX系列支持各种设计需求：–设计输入–综合–布局布线–仿真–时间分析–编程支持多种平台：PC、工作站可与其他EDA软件连接界面友好–简单易学–在线帮助MAX＋PLUSII入门MAX＋PLUSII的功能MAX＋PLUSII入门设计输入设计编译验证和编程edif标准EDA设计输入EDIF标准EDA校验CadenceMentorGraphicsSynopsysViewlogic其他校验工具CadenceMentorGraphicsSyno