第四章-主存储器

第四章主存储器第一节存储器概论第二节主存储器第三节存贮器的组成与控制第四节多体交叉存贮器本章要求掌握主存储器的分类、工作原理、组成方式以及与其他部件（如CPU）的联系;掌握高速缓冲存储器、磁表面存储器等的基本组成和工作原理;具有运用相同类型或不同类型存储器构建具有层次结构的存储器系统的能力。第一节存储器概论是计算机系统中的记忆部件,用来存放程序和数据。存储器的功能随着超大规模集成电路设计与制作技术的飞速发展，使CPU速度变得惊人的高，而存贮器的取数和存数的速度很难与之适配，这使得计算机的运行速度很大程度上受制于存储器速度。存储器与CPU的速度差异如何解决？后面介绍。4以存储器为中心的理由计算机系统中输入输出设备数量增多，通过运算器实现存储器与输入输出设备之间的数据交换，将大大加重运算器的负担；共享存储器的多处理机的出现，利用存储器存放共享数据，并实现处理机之间的通信，更加强了存储器作为全机中心的作用。计算机正在执行的程序和数据均存在存储器中。传统计算机由“三器两备”组成,以运算器为中心,而现代计算机均以存储器为中心。5存储器分类按存储介质分类:双极性半导体存储器速度快;MOS半导体存储器集成度高,制造简单,成本低,功耗小。半导体存储器双极性半导体存储器MOS半导体存储器存储器的种类繁多,从不同角度对存储器可作不同的分类。磁表面存储器磁表面存储器是在金属或塑料基体的表面上涂一层磁性材料作为记录介质，工作时磁层随载体高速运转，用磁头在磁层上进行读写操作。按载磁体形状的不同分为：磁盘、磁带和磁鼓。光盘存储器光盘存储器是应用激光在记录介质上进行读写的存储器。其特点是非易失性、记录密度高、耐用性好、可靠性高和可互性强。7随机存储器RAM（RandomAccessMemory）按存取方式分类特点是任何一个存储单元的内容均可随机存取，而且存取时间与存储单元的物理位置无关，它们存储的内容断电则消失故称为易失性存储器。根据其存储信息原理的不同又分为静态RAM（以触发器原理寄存信息）动态DRAM（以电容充放电原理寄存信息）8只读存储器（ROM）特点是只能对其内容读出，不能对其写入的存储器。其内容断电也不消失故称为非易失性存储器。通常用于存放固定不变的程序、常数、汉字库以及系统核心程序等。根据制作工艺的不同ROM分为：MROM，PROM，EPROM，EEPROM，FlashMemory串行访问存储器特点是对存储单元进行读写操作时，需按其物理位置的先后顺序寻找地址。如串行半导体存器、磁带等。9主存储器按在计算机中的作用分主要特点：可直接和CPU交换信息。辅助存储器主要特点：主存储器的后援存储器，用来存放当前暂时不用的程序和数据，不能直接和CPU交换信息。主存比辅存速度快、容量小、位价格高。高速缓冲存储器Cache主要特点：存取速度快，容量小，存储控制和管理由硬件实现，用于两个速度不同部件间的缓冲。10速度、容量、价格三者难以统一，一般情况下速度越高，位价就越高；容量越大，位价越低；容量越大，速度必然越低。存储器的层次结构•访存局部性–时间局部性–空间局部性Cache主存储器辅助存储器价格速度11第二节主存储器CPU运行处理的程序和数据存放在主存储器中，因此主存速度要快，主存主要采用半导体材料。一.主存储器的主要技术指标速度(存取时间、存储周期)、容量、价格。存储容量：能够存放信息的总量，通常以字节(Byte)为单位。B、KB、MB、GB、TB。存取时间：从启动一次存储器操作（读或写）到完成该操作所经历的时间。存储周期：连续启动两次独立的存储器操作所需要的最短时间间隔。存储器的价格：通常以每位价格来衡量12其它技术指标可靠性、存储密度、功耗、物理尺寸(集成度)二.主存储器与CPU的连接CPUARDR主存储器Kn地址总线AB数据总线DB控制总线CBR/WReady连接由总线支持，包括DB、AB、CB三.主存储器的基本操作CPU等待从主存发来的回答信号，通知CPU“读”操作完成主存通过Ready线回答，为“1”时表明存储地址的内容已读出，并放在数据总线上，可送人DRCPUARDR主存储器Kn地址总线AB数据总线DB控制总线CBR/WReadyCPU将地址送AR，经AB送往主存，CPU经CB发“读”请求读操作写操作读操作过程CPUARDR主存储器Kn地址总线AB数据总线DB控制总线CBR/WReadyCPU字地址送到AR，经AB送主存，CPU将字送DR，并送DB，CPU发出“写”命令写操作过程CPU等待从主存储器发来的回答信号，通知CPU“写”操作完成主存从DB接收到信息字并按AB指定地址存储，并经Ready控制线发回写操作完成信号四.读/写存储器其存储的内容断电则消失故称为易失性存储器按带电工作时，能否长时间保存信息又分为静态随机存储器（SRAM）利用触发器保存信息动态随机存储器（DRAM）利用MOS电容存储电荷来保存信息随机读写存储器（RAM）1.静态存储器单元单元电路T1~T6管组成，T1~T4组成两个反相器，两个反相器交叉耦合连接，组成一个触发器T3/T4管为负载管T5/T6管：控制触发器与位线的接通VDDT3T1T4T2T5T6字（行）选择线位线2ABVGGVSS位线1A.静态存储器（SRAM）VDDT3T1T4T2T5T6字（行）选择线位线2ABVGGVSS位线1字选择线输入高电平，单元T5、T6选通，位线1和位线2接高电位，若原存储的是“1”态（T1导通，T2截止)，就有电流自位线1经T5流向T1，在位线1上产生一个负脉冲。因T2截止，位线2不产生负脉冲。为0态时，T1截止，T2导通，与上述情况相反哪一位线上出现负脉冲来判定读的是“1”或“0”静态存储器单元读VDDT3T1T4T2T5T6字（行）选择线位线2ABVGGVSS位线1字选择线输入高电平，单元T5、T6选通。位线1、位线2分别送高电平和低电平，或相反，便可迫使触发器状态发生变化，从而把“1”或“0”信息写入。静态存储器单元写2.16×1位静态存储器组成Y译码器位线2VDDT3T1T4T2T5T6VGGVSST7T8位线1字（行）选择线VDDT3T1T4T2T5T6VGGVSST7T8位线1位线2位线2VDDT3T1T4T2T5T6VGGVSST7T8位线1VDDT3T1T4T2T5T6VGGVSST7T8位线1位线2列选择线03A2A3写入电路读出放大DINDOUT/WEX译码器A0A103行地址数据控制列地址存储单元阵列存储单元阵列存储单元阵列行地址译码行选择驱动存储单元阵列列I/O电路列选择驱动列地址译码数据驱动控制电路地址码分两组前一半经行地址译码器和驱动器选择存储阵列的某一行后一半经列地址译码器和驱动器选择存储阵列的某一列读写电路，再通过控制电路与数据输入、输出端相连控制信号：写允许WE#、片选CS#片选有效时，WE#为低则写，否则为读存储器芯片3.静态存储器（SRAM）读写时序静态存储器的控制信号、地址信号、数据信号在时间配合上有一定要求（1）SRAM读周期时序有两种：片选信号先建立地址信号先建立AdrCSDOUT地址建立地址失效数据有效数据线输出高阻下一地址建立taAdr地址读数时间taAdr读周期tRCWE片选信号先建立片选信号后建立AdrCSDOUT地址建立数据有效tTWEDOUTCSAdrDINWE地址对写允许建立时间tsuAdrAdrth地址对写允许保持时间thDIN数据对写允许保持时间tsuDIN数据对写允许建立时间tsuCS片选对写控制建立时间thCS片选对写控制保持时间写周期tWCtWWE最小写允许宽度（2）SRAM写周期时序B.动态存储器（DRAM）VDD预充电信号T3T2T4T1写数据线读数据线写入选择线读出选择线Cg预充电信号为高，T4导通，读出数据线为高读出选择线为高，T3导通：若Cg上储存有电荷，T2导通，读出数据线通过T3、T2接地，读出电压为低电平若Cg上无电荷，T2截止，读出数据线电压无变化读出由读出数据线的电平高低判断“1”或“0”1.DRAM三管存储单元电路1.DRAM三管存储单元电路在写数据线上加上写入信号：高或低写入选择线为高，T1导通：若写入“1”，对Cg充电若写入“0”，对Cg放电写入优点：电路稳定缺点：布线复杂，元件较多，不利于大容量集成保持：写入选择线为低，T1截止，Cg电压保持不变VDD预充电信号T3T2T4T1写数据线读数据线写入选择线读出选择线Cg272.DRAM单管存储单元电路单元电路由一个晶体管T和一个与T的源极S相连的MOS电容Cs组成保持状态字线W为0，T截止，切断了电容CS的通路，既不充电也不放电，保持原来的状态不变电容C上有无电荷分别表示1和0外部只设置一条字线和一条数据线，字线起地址选择作用VSSDSG字线WTCSVS数据线CD位线28DRAM单管存储单元写字线W作用高电平，晶体管T导通写入“1”:数据线D加高电位，则数据线上的高电位通过T对CS充电，VS为高电平，即写入“1”2.DRAM单管存储单元电路VSSDSG字线WTCSVS数据线CD位线写入“0”:数据线D加低电位，数据线上的低电位通过T与CS连通，电容放电，使VS变为低电平，即写入“0”29DRAM单管存储单元读字线W作用高电平，晶体管T导通原存“0”，CS上无电荷，VS为低电位，通过T与数据线连通，也为低电位，表示读出“0”2.DRAM单管存储单元电路VSSDSG字线WTCSVS数据线CD位线原存“1”，CS上有电荷，VS为高电位，通过T读到数据线上，数据线为高电位，表示读出“1”30优缺点2.DRAM单管存储单元电路VSSDSG字线WTCSVS数据线CD位线优点线路简单、集成度高、功耗低、价格便宜需要刷新/再生电路读出时CS要放电漏电阻的存在，随着时间的推移，CS上电荷会漏失需要高灵敏度的读放读出信号非常微弱缺点313.16K×1位动态存储器组成为什么分行、列地址？地址分两次输入，先送行地址，后送列地址，行地址由RAS#输入，列地址由CAS#输入读出放大器由对称触发器构成，每列一个，共128个，读放两边各连64个存储单元，构成对称分布采用多字一位结构，存储矩阵由2个64128阵列组成，存储单元采用单管电路，由行、列地址译码驱动，1次读写1个单元3.16K×1位动态存储器组成何谓刷新：由于电容漏电阻的存在，电容上的电荷不可能长久保存，需要定期地对电容充电，以补充泄漏恢复原来的电荷，这一充电过程称为再生（刷新）实现方法：利用“读出”方式进行刷新读出时，读出放大器又使相应存储单元的存储信息自动恢复由于每一列均有一个读出放大器，故刷新时，每次可刷新一行，依次选择行，当把所有行全部读出一遍，就完成了对整个存储器的刷新刷新间隔时间：对于DRAM，再生一般应在小于或等于2ms的时间内进行一次4.动态存储器再生/刷新为什么RAS#、CAS#与地址的时序关系5.动态存储器操作时序由RAS#下沿把行地址打入行地址锁存器，CAS#下沿把列地址打入列地址锁存器，CAS#下降沿滞后RAS#下降沿RAS#、CAS#的正、负电平宽度应分别大于手册规定值满足此要求，CAS#的上升沿可在RAS#的正电平也可在RAS#的负电平期间发生行地址对RAS#的下降沿以及列地址对CAS#的下降沿，均应有足够的地址建立时间和地址保持时间5.动态存储器操作时序读工作方式tcRD是读工作周期，指完成一次“读”所需的最小时间确保正常读出，WE#=1应在列地址送入前(即CAS#下降沿到来前)建立，在CAS#上升沿到来后撤除5.动态存储器操作时序写工作方式tcWR写工作周期，指完成一次“写”所需的最小时间WE#=0在CAS#下沿之前建立，在CAS#下沿之后撤除WE#=0以及DIN的建立时间和保持时间都是相对于CAS#的下降沿；WE#的负电平应有足够的宽度写过程中DOUT