存储器和可编程逻辑器件

第七章存储器和可编程逻辑器件思考题1.存储器的地址码的位数与存储容量有什么关系？存储器的容量由地址码的位数n和字的位数m决定。n位地址码，m位字长的RAM内含2n×m个存储单元,称为2n字×m位的RAM。如n=10,m=4则RAM的容量210×4＝1024字×4位＝1K×4如n=11,m=4则RAM的容量211×4＝2048字×4位＝2K×42.MOS型静态RAM和动态RAM相比较的优缺点？动态RAM的突出优点是容量大、功耗低，缺点是要求定期刷新；静态RAM不需要刷新，因而使用方便，缺点是每个存储单元需6个MOS管，与动态RAM相比，容量较小、功耗较大。3．RAM的主要参数有哪些？RAM的容量和工作速度是其主要的技术参数。4．为什么说RAM属于时序逻辑电路，ROM属于组合逻辑电路？RAM存储单元必须具有置数和保持功能，在不进行读写操作时RAM保存它所存储的信息，在进行读操作时，RAM的输出和电路以前的状态有关，因此RAM属于时序逻辑电路。对于ROM来说，若把地址码视为输入变量，输出的每一位数据随地址码改变而改变，这取决于ROM阵列中的开关元件是接通还是断开，即ROM任一时刻的输出仅仅取决于该时刻的输入地址码，因此ROM属于组合逻辑电路，其地址译码器是一个与门构成的阵列（与阵），存储单元矩阵是一个或门的阵列（或阵）。5.PROM、PLA和PAL如何实现组合逻辑函数？PROM与阵（地址译码器）是不可编的，或阵（存储单元矩阵）是可编的，因此ROM按标准与或表达式即最小项表达式编程。根据如下ROM阵列结构示意图，实现逻辑函数D1、D2、D3、D4如下所示。可编逻辑阵列PLA按照最简与或表达式编程，它的与阵和或阵都是可编的。根据教材248页图7.3.1的实例，与阵的输出P1和P2为：或阵的输出F1和F2为：可编阵列逻辑PAL与阵可编而或阵不可编，编程时按照需要将与阵中的某些熔丝烧断，如图所示为用PAL实现异或函数的熔丝图。6.什么是GAL？通用阵列逻辑GAL是CMOS工艺的、可多次编程的器件，GAL用EEPROM的浮栅隧道管取代了PAL中的熔丝，可以进行100次以上的多次编程。GAL和PAL一样，有一个可编程的与阵和一个不可编程的或阵，但为了通用，GAL在或阵之后接一个输出逻辑宏单元（OLMC），可实现不同的输出模式（组合电路型输出模式、寄存器型输出模式），构成多种组合电路或时序电路。ABBABAD1BABAD2ABBAD3ABBAD4BABAP1BABAP2BABAPPF211BAPF12练习题1．用一个ROM实现如下两个函数：DCBAACDCABF1CBCDAF2解：)15,14,13,12,11,10,6,2,1(1mDCBAACDCABF)15,14,13,12,11,10,9,8,7,3,1,0(1mCBCDAF2．用一个PLA实现如下两个函数：EFFEDBCDBCBAF1EFBDBCFBAF2W15W14W13W12W11W10W9W8W7W6W5W4W3W2W1W0F1F2F2AABBCCDDEEFFF1F2