数字电子技术及应用_半导体存储器和可编程逻辑器件

数字电子技术及应用第7章半导体存储器和可编程逻辑器件概述7.1半导体存储器7.2可编程逻辑器件7.37.1概述半导体存储器和可编程逻辑器件(ProgrammableLogicDevice，PLD）都属于大规模集成电路（LSIC）或超大规模集成电路(VLSIC)。LSIC/VLSIC从应用角度可分为通用型、专用型、半定制专用型和用户可编程型四类。通用型器件和SSIC、MSIC一样，是已经定型生产的标准化、系列化产品。优点：集成度高、功能强、功耗小、价格便宜、适用面广；缺点是逻辑功能固定，开发研制费用较高。专用集成电路（Application-SpecificIntegrationCircuits，ASIC）是为某类专门设备或某种专门用途，由工厂根据用户的电路设计图专门定制的具有特定功能的集成块，只能用于一种或几种专用设备和系统中。这类芯片比通用型芯片更有利于缩小系统体积，减少信号连线，提高电路可靠性，且利于电路保密。缺点是设计、生产成本高，研制周期长，所以除大批量生产外一般很少采用。半定制专用型芯片（Semi-CustomApplication-SpecificIntegrationCircuits，SCASIC）是介于通用型和专用型之间的一种LSIC／VLSIC。较典型的有门阵列（GateArray，GA）和标准单元（StandardCell，SC）两种。这种芯片的研制工作通常是在用户和厂家的密切协作下完成的。用户可编程型电路，是一种可由用户自己定义或改写功能的逻辑器件，称为可编程逻辑器件（PLD）。利用PLD进行逻辑设计，不仅设计灵活方便，而且具有较理想的性价比，较高的性能指标，较低的风险和较短的设计周期，特别适于需要反复调试、修改的研制性设计。PLD是20世纪70年代发展起来的一种新型LSIC／VLSIC逻辑器件。从那时以来，它大体经历了PROM、PLA、PAL、GAL、EPLD、FPGA和CPLD等发展过程。其中PROM、PLA、PAL和GAL通常称为简单可编程逻辑器件（SimplePLD，SPLD）或低密度可编程逻辑器件（LowDensityPLD，LDPLD），而EPLD、FPGA和CPLD则被称为高密度可编程逻辑器件（HighDensityPLD，HDPLD）。7.2半导体存储器能存储大量二值信息的器件存储器的容量：存储器的容量=字数（m）×位数（n）例：210×8性能指标存储容量存储时间分类只读存储器（Read-OnlyMemory，ROM）随机存取存储器（RandomAccessMemory，RAM）7.2.1随机存取存储器（RAM）1．RAM的基本结构图7.2.1RAM的基本结构图图7.2.21024×4RAM存储矩阵存储单元有静态存储单元和动态存储单元两种。（1）存储矩阵①静态随机存储器(SRAM)的存储单元图7.2.3六管NMOS静态存储单元作才有效。电路相连，此时读写操的锁存器才与输入输出同时导通，存储单元～都被选中时，只有相应的行、列地址87TT②动态随机存储器(DRAM)的存储单元RAM的动态存储单元是利用MOS管栅极电容可以存储电荷的原理制成的。图7.2.5动态随机存储单元（2）地址译码器地址译码器就是用于实现对RAM芯片中字单元的选择，即地址选择。由于RAM芯片的存储容量一般都很大，所以地址译码器多采用双译码结构，即将输入地址分为两部分，分别由行译码器和列译码器进行译码。图7.2.6双译码结构地址译码器2.集成RAM芯片RAM芯片举例图7.2.76264SRAM的结构框图和引脚排列图(a)结构框图(b)引脚排列图6264MCM6264是CMOS静态RAM。存储容量：213×8=8K×8（位）7.2.2只读存储器1．ROM的基本结构图7.2.8ROM的结构框图存储容量：2n×m（位）图7.2.92n×mROM逻辑符号实际上，ROM的地址译码器就是由大量“与”门组成的，称为“与”阵列；而存储矩阵则由大量“或”门组成，称为“或”阵列。图7.2.10ROM的逻辑框图任何逻辑函数写成最小项表达式后都是若干个最小项之和，所以利用上述ROM结构，可以实现任意包含n变量的逻辑函数。由此可见，ROM不仅可作为只读存储器使用，也可用于实现任意组合逻辑函数。图中，“与”阵列包含2n个n端输入“与门”，产生2n个输出，每个输出代表一个包含n变量A0～An-1的最小项。“或”阵列包含的“或”门个数就是ROM的输出端数，即存储字的位数m，每个“或”门输出端得到的是若干个最小项之和。4×4位MOS场效应管ROM图7.2.11MOS管构成的存储矩阵ROM电路中每个位单元所存储的数据，是以该单元是否设置MOS场效应管（也可以是二极管或双极型三极管）来表示的，设置了管子表示存入“1”，未设置管子表示存入“0”（当然也可以相反）。ROM的分类按或阵列所用器件类型不同，有二极管ROM、双极型三极管ROM和MOS场效应管ROM之分。根据存储内容写入方式的不同，可分为固定ROM，也称掩膜ROM可编程ROM（PROM）可擦除可编程ROM：有光擦除（EPROM）和电擦除（E2PROM）两种。特点：出厂时已固定，不能更改允许用户根据需要自己写入，但只能写入一次，一经写入便不能再改写存储内容写入后，可用紫外线照射方法或电擦除方法擦除，然后允许再写入新的内容，不过这种改写操作较复杂且费时，所以正常工作时仍只进行读出操作。2.集成ROM芯片举例：Intel2716EPROM（24脚双列直插式LSIC芯片）图7.2.122716的结构框图和引脚排列图(a)结构框图(b)引脚排列图工作方式：1．读出方式；2．功率下降；3．编程方式；4．编程禁止方式；5．编程检验方式。7.2.3半导体存储器的应用（1）字长（位数）扩展指存储器字数不变，只增加存储器的位数接法：将各片存储器的地址线、读/写信号线、片选信号线对应地并接在一起。例：用256×1的RAM→256×8位的存储系统1．存储器容量的扩展图7.2.13用256×1位RAM芯片扩展成256×8位的存储器（2）字扩展指扩展成的存储器字数增加而数据位数不变CSWRAAOIOI/~~9030片选信号：写信号：读地址线：数据线：CSWRAAAAOIOI片片选信号：写信号：读地址线：数据线：16/~,~~13109030例：用16片1K×4位RAM→16K×4位存储器字扩展通常是利用外加译码器控制存储芯片的片选信号端来实现。图7.2.14用1K×4位RAM芯片扩展成16K×4位的存储器（字扩展）CBBAY0例7.2.1用ROM实现下列组合逻辑函数。CBACDDABY1BCDACY2DBACDABCY3解：)11,10,7,6,5,4,3,2(0mY)15,14,13,12,11,5,4(1mY)15,14,11,10,7(2mY)15,14,11,9,3,1(3mY2.用存储器实现组合逻辑函数)11,10,7,6,5,4,3,2(0mY)15,14,13,12,11,5,4(1mY)15,14,11,10,7(2mY)15,14,11,9,3,1(3mY)11,10,7,6,5,4,3,2(0mY)15,14,13,12,11,5,4(1mY例7.2.2试用ROM设计一个八段字符显示译码器。表7.2.6例7.2.2的真值表7.3可编程逻辑器件7.3.1可编程逻辑器件的基本概念1.数字集成电路从功能上分为通用型、专用型两大类。2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的集成电路。3.PLD的发展和分类:PLA可编程逻辑阵列PAL可编程阵列逻辑GAL通用阵列逻辑CPLD复杂可编程逻辑器件FPGA现场可编程门阵列低密度PLD（或称简单PLD）高密度PLD1．PLD的基本结构图7.3.1PLD的基本结构框图2．PLD的电路符号图7.3.2PLD中门电路的常用画法(a)与门(b)输出恒等于0的与门(d)输入缓冲器(c)或门×表示两条线通过编程相连·表示两条线是硬件连接的没有连接符号两条线表示不相连3．PLD的分类分类与阵列或阵列输出结构PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定或可编程可组态表7.3.1PLD的分类图7.3.3PROM的阵列结构PLD的分类方法很多，通常根据PLD的各个部分是否可以编程或组态，将PLD分为PROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等四类。图7.3.4PLA的阵列结构图7.3.5PAL（GAL）的阵列结构PLD的分类方法：①按集成度来区分简单PLD（集成度较低）复杂PLD（集成度较高）PROM、PLA、PAL、GALCPLD、FPGA②从结构上来区分一类是乘积项结构器件，其基本结构为“与—或阵列”的器件，大部分简单PLD和CPLD都属于这个范畴。另一类是查表结构器件（SRAM结构）。由简单的查找表组成可编程门，再构成阵列形式，FPGA就属于此类器件。③从编程工艺上区分一类是E2PROM型，现有的大部分CPLD及GAL器件都采用此种结构另一类是SRAM型，即SRAM查找表结构的器件，大部分的FPGA器件都是采用此种编程工艺。7.3.2可编程逻辑阵列图7.3.6组合逻辑型PLABCABYBCBAYBABAYEN2100时，没有存储单元，用于设计组合逻辑电路，属于组合逻辑型PLA图7.3.7时序逻辑型PLA时序逻辑型PLA将触发器的输出反馈到与阵列上7.3.3可编程阵列逻辑1.PAL的基本电路结构由可编程的与阵列、固定的或阵列和输入、输出缓冲电路组成。CDBCABYDCDCBABAYDCBAY210)(专用输出结构图7.3.8PAL的基本电路结构具有可编程输入输出结构的PAL16L8的逻辑图。它有10个固定的变量输入端（引脚1~9，引脚11）、两个固定的输出端（引脚12,19）和6个可编程输入输出端（引脚13~18）。这6个端子（通过编程）既可作为输入端使用又可作为输出端使用。与阵列能产生64个乘积项，或阵列最多可以同时产生8个输出函数。如果将6个可编程输入输出端全部设置为输入端时，它的变量输入端最多可达16个。PAL16L8输出缓冲电路中含有4个触发器，而且触发器的输出又全都反馈到了与阵列上，所以不仅可以用它设计组合逻辑电路，还可以用来设计时序逻辑电路。PAL16R47.3.4通用阵列逻辑通用阵列逻辑GAL是通用性更强的可编程逻辑器件电路结构形式可编程“与”阵列+固定“或”阵列+可编程输出电路OLMC编程单元采用E2CMOS可改写GAL16V8GAL16V8的OLMC图7.3.12OLMC的内部电路结构图7.3.5复杂可编程逻辑器件CPLD由若干可编程的通用逻辑模块（genericlogicblock，GLB）、可编程的输入输出模块（input/outputblock，IOB）和可编程的内部连线组成。GLB中的宏单元每个GLB中包含8～20个宏单元，规模较大的CPLD中可包含1000多个。CPLD中的IOB结构7.3.6现场可编程门阵列包含若干个可编程逻辑模块（CLB）、可编程输入输出模块IOB和一整套的可编程内部资源。以Xilinx公司的XC2064为例1.CLB包含一个组合逻辑电路、一个D触发器和6个数据选择器。可构成时序电路。2.IOB由三态输出缓冲器、输入缓冲器、D触发器和两个数据选择器组成。可以设置为输入/输出；输入时可设置为同步、异步。3.内部互连资源包含许多水平方向和垂直方向的连线和可编程的开关矩阵SM，以及许多可编程的连接点7.3.7PLD的编程及硬件描述语言对PLD进行编程就是要设置其中每个可编程元件的开关状态。早期的PLD均需离线进行编程操作，使用开发系统；目前在CPLD中多采用“在系统可编程（ISP）”技术。一、开发系统1.硬件：计算机+编程器2.软件：开发环境（软件平台）VHDL,Verilog真值表，方程式，电路逻