数字电子技术第6章半导体存储器和可编程逻辑器件_7989

第6章半导体存储器和可编程逻辑器件6.1半导体存储器6.2可编程逻辑器件PLD6.1半导体存储器半导体存贮器能存放大量二值信息的半导体器件。存储器的主要性能指标:存储时间存储容量半导体存储器按存取功能可分为两大类。（1）只读存储器ROMROM一般用来存放固定的程序和常数，所谓“只读”，是指不能随机写入。（2）随机存取存储器RAMRAM主要用于存放各种现场的输入输出数据和中间运算结果。其特点是能随机读出或写入。存储器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)固定ROM可编程ROMPROMEPROME2PROMSRAM(StaticRAM)：静态RAMDRAM(DynamicRAM)：动态RAM6.1.1随机存储器RAM6.1.2只读存储器ROM几个基本概念：存储容量（M)：存储二值信息的总量。字数：字的总量。字长（位数）：表示一个信息多位二进制码称为一个字，字的位数称为字长。存储容量（M)＝字数×位数地址：每个字的编号。字数=2n（n为存储器外部地址线的线数）Y0Y1Y7A4X1X31X0···············列地址译码器行地址译码器A5A3A2A1A0A6A76.1.1随机存储器RAMRAM可分为单极型和双极型：双极型工作速率高，但是集成度不如单极型的高。目前，由于工艺水平的不断提高，单极型RAM的速率已经可以和双极型RAM相比，而且单极型RAM具有功耗低的优点。这里只以单极型RAM为例进行分析。单极型RAM又可分为静态RAM与动态RAM：静态RAM是用MOS管触发器来存储代码，所用MOS管较多、集成度低、功耗也较大。动态RAM是用栅极分布电容保存信息，它的存储单元所需要的MOS管较少，因此集成度高、功耗也小。静态RAM使用方便，不需要刷新。一、RAM的基本结构RAM的基本结构如下图所示：存储矩阵地址译码器和读写电路地址片选信号读写控制信号数据输入和输出信号下图是二元寻址的M字×1位RAM结构图，它的存储矩阵是n×m位。地址译码器分行译码器和列译码器，只有行及列共同选中的单元才能进行读、写。这种寻址的方式所需要行线和列线的总数较少。例如要存储256字×1位的容量，采用一元寻址就需要256条字线，若采用二元寻址只需n=16，m=16，共32条线也就可以了。nmR列地址全0行地址全011W二、RAM的存储单元I/O电路I/O0OEAn-1WEI/Om-1CEA0AiAi+1存储阵列行译码列译码1.静态随机存取存储器(SRAM)SRAM的本结构CEOEWE=100高阻CEOEWE=00X输入CEOEWE=010输出CEOEWE=011高阻SRAM的工作模式工作模式CEWEOEI/O0~I/Om-1保持(微功耗)1XX高阻读010数据输出写00X数据输入输出无效011高阻T8T7VDDVGGT6T1T4T2T5T3Yj(列选择线)Xi(行选择线)数据线数据线DD位线B位线B存储单元RAM存储单元•静态SRAM(StaticRAM)双稳态存储单元电路列存储单元公用的门控制管，与读写控制电路相接Yi＝1时导通本单元门控制管:控制触发器与位线的接通。Xi=1时导通来自列地址译码器的输出来自列地址译码器的输出T8T7VDDVGGT6T1T4T2T5T3Yj(列选择线)Xi(行选择线)数据线数据线DD位线B位线B存储单元RAM存储单元•静态SRAM(StaticRAM)•T5、T6导通•T7、T8均导通Xi=1Yj=1•触发器的输出与数据线接通，该单元通过数据线读取数据。触发器与位线接通动态存储单元及基本操作原理T存储单元写操作:X=1=0WET导通，电容器C与位线B连通输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0。刷新R行选线XOD读/写WEID输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B2.动态随机存取存储器读操作:X=1=1WET导通，电容器C与位线B连通输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出T刷新R行选线XODWEID输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。3.存储器容量的扩展位扩展可以利用芯片的并联方式实现。···CE┇A11A0···WED0D1D2D3WECEA0A114K×4位I/O0I/O1I/O2I/O3D12D13D14D15CEA0A114K×4位I/O0I/O1I/O2I/O3WE(1)字长（位数）的扩展---用4KX4位的芯片组成4KX16位的存储系统。RAM存储容量的扩展(2)字数的扩展—用用8KX8位的芯片组成32KX8位的存储系统。RAM1D0D7A0A12CE1芯片数=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1系统地址线数=15系统:A0~A14A13~A14?2000H2001H2002H┇3FFFH4000H400H4002H┇5FFFH6000H6001H6002H┇7FFFH0000H0001H0002H┇1FFFH芯片:A0~A1232K×8位存储器系统的地址分配表各RAM芯片译码器有效输出端扩展的地址输入端A14A138K×8位RAM芯片地址输入端A12A11A10A9A8A7A6A5A4A3A2A1A0对应的十六进制地址码Ⅰ00000000000000000000000000010000000000010┇11111111111110000H0001H0002H┇1FFFHⅡ01000000000000000000000000010000000000010┇11111111111112000H2001H2002H┇3FFFHⅢ10000000000000000000000000010000000000010┇11111111111114000H400H4002H┇5FFFHⅣY0Y1Y2Y311000000000000000000000000010000000000010┇11111111111116000H6001H6002H┇7FFFHA12A0CEWED7D08K8位（Ⅳ）8K8位（Ⅲ）8K8位（Ⅱ）8K8位（Ⅰ）D7D0A12A0WEA1A0A14A13ENY0Y1Y2Y313131313138888874139A12A0CEWED7D0A12A0CEWED7D0A12A0CEWED7D0字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。6.1.2只读存储器ROM只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-OnlyMemory)ROM的分类按写入情况划分固定ROM可编程ROMPROMEPROME2PROM按存贮单元中器件划分二极管ROM三极管ROMMOS管ROM一、ROM的定义与基本结构存储矩阵地址译码器地址输入ROM的定义与基本结构数据输出控制信号输入输出控制电路地址译码器存储矩阵输出控制电路一、固定ROM图中采用一个2线—4线地址译码器将两个地址码A0、Al译成四个地址W0~W3。存储单元是由二极管组成的4×4存储矩阵，其中1或0代码是用二极管有无来设置的。即当译码器输出所对应的W（字线）为高时，在线上的二极管导通，将相应的D（位线）与W相连使D为1，无二极管的D为0，如图中所存的信息为：D0：0101；D1：1110；D2：0011；D3：1010。三、ROM（二极管PROM）结构示意图D3D2D1D0+5VRRRROEA0A1A1A0Y0Y1Y2Y32线-4线译码器存储矩阵位线字线输出控制电路M=44地址译码器D3D2D1D0+5VRRRROEA0A1A1A0Y0Y1Y2Y32线-4线译码器•字线与位线的交点都是一个存储单元。交点处有二极管相当存0，无二极管相当存1当OE=1时输出为高阻状态000101110010000101110010地址A1A0D3D2D1D0内容当OE=0时A6A7A4A5D0+VDDRRRRY0Y1Y14Y154线|16线译码器16线-1线数据选择器A2A3A0A1A2A3A0A1S2S3S0S1I0I1I14I15Y字线存储矩阵位线•字线与位线的交点都是一个存储单元。•交点处有MOS管相当存0，无MOS管相当存1。两维译码四、紫外线擦除、电可编程的EPROM2716器件EPROM2716是211×8位可改写存储器，有11位地址线A0～A10，产生字线为2048条，D7～D0是8位数据输出/输入线，编程或读操作时，数据由此输入或输出。CS为片选控制信号，是低电平有效。OE/PGM为读出/写入控制端低电平时输出有效，高电平进行编程，写入数据。五、集成电路ROMD7～D0PGM输出缓冲器Y选通存储阵列CEOE控制逻辑Y译码X译码A16～A0VPPGNDVCCAT27C010，128K´8位ROMCEOEPGM工作模式A16~A0VPPD7~D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出6.2可编程逻辑器件PLD6.2.1PLD基本结构6.2.2PLD分类6.2.3通用阵列逻辑GAL6.2.4复杂可编程逻辑器件CPLD6.2.5现场可编程门阵列FPGA可编程逻辑器件是一种可以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。6.2.1PLD基本结构与门阵列或门阵列乘积项和项PLD主体输入电路输入信号互补输入输出电路输出函数反馈输入信号•可由或阵列直接输出，构成组合输出；•通过寄存器输出，构成时序方式输出。1、PLD的基本结构输出或门阵列与门阵列输入BAYZ(b)与门阵列或门阵列乘积项和项互补输入2.PLD的逻辑符号表示方法(1)连接的方式硬线连接单元被编程接通单元被编程擦除单元(2)基本门电路的表示方式L=A+B+C+DDDDDDABCL=A•B•C与门或门ABCDLABC&LL=A+B+C+DABC≥1LDLABABLABABLABABAAAAENEN三态输出缓冲器输出恒等于0的与门输出为1的与门AAA输入缓冲器(3)简单的PROM电路图，右图是左图的简化形式。实现的函数为：BABAF1BABAF2BAF3固定连接点（与）编程连接点（或）3.PLD的分类PROMPLAPALGAL低密度可编程逻辑器件（LDPLD）EPLDCPLDFPGA高密度可编程逻辑器件（HDPLD）可编程逻辑器件（PLD）(1)按集成密度划分为(2)按结构特点划分简单PLD(PAL，GAL)复杂的可编程器件(CPLD):CPLD的代表芯片如：Altera的MAX系列现场可编程门阵列(FPGA)PLD中的三种与、或阵列与阵列BAL1L0可编程或阵列固定与阵列、或阵列均可编程(PLA)与阵列固定，或阵列可编程(PROM)与阵列可编程，或阵列固定(PAL和GAL等)与阵列BAL1L0可编程或阵列可编程与阵列BAL1L0或阵列可编程固定(3)按PLD中的与、或阵列是否编程分（4）PLD实现组合逻辑电路例1由PLA构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。写出该电路的逻辑表达式：BnAnSnCn+1Cn1nnnnnnnnnnnnnnnnnnnnSABCABCABCABCCABACBCAnBnCnAnBnAnCnBnCn全加器AnBnCnAnBnCnBnAnSnCn+1CnAnBnCn例2试写出该电路的逻辑表达式。AL0L1L2L3BCD1234567891012345678910111212345678910DCBADCL0DCBDCBL2BDACBALL03BCADBADCBL1用PLD实现逻辑电路的方法与过程用可编程逻辑