搜索
数字电路课程设计数字电路课程设计数字电路课程设计数字电路课程设计————利用利用CPLDCPLD设计可调时数字钟设计可调时数字钟河北大学电信学院基础教研部河北大学电信学院基础教研部河北大学电信学院基础教研部河北大学电信学院基础教研部20052005--1212--11学习内容与要求学习内容与要求学习内容与要求学习内容与要求●●掌握掌握MAX+plusIIMAX+plusII软件的使用；软件的使用；了解了解的般开发步骤的般开发步骤●●了解了解CPLD/FPGACPLD/FPGA的一般开发步骤；的一般开发步骤；熟悉用熟悉用CPLD/FPGACPLD/FPGA器件取代传统的中小规器件取代传统的中小规●●熟悉用熟悉用CPLD/FPGACPLD/FPGA器件取代传统的中小规器件取代传统的中小规模集成电路实现数字电路与系统的方法模集成电路实现数字电路与系统的方法模集成电路实现数字电路与系统的方法模集成电路实现数字电路与系统的方法●●了解数字钟的功能要求及设计方法；了解数字钟的功能要求及设计方法；了解数字钟功能要求设计方；了解数字钟功能要求设计方；●●认识常用元件及使用注意事项认识常用元件及使用注意事项目录目录目录目录zzMAX+plusMAX+plusIIII软件基本操作软件基本操作zzMAX+plusMAX+plusIIII软件基本操作软件基本操作zz数字电子钟课程设计说明数字电子钟课程设计说明zz结果形式及成绩评定结果形式及成绩评定zz结果形式及成绩评定结果形式及成绩评定MAX+plusIIMAX+plusII使用简介使用简介MAX+plusIIMAX+plusII使用简介使用简介软件的学习以加法器为例来说明软件的学习以加法器为例来说明MAX+plusIIMAX+plusII软件的使用方法软件的使用方法软件的使用方法。软件的使用方法。示例：采用原理图输入方式设计示例：采用原理图输入方式设计88位加法器并进行位加法器并进行示例：采用原理图输入方式设计示例：采用原理图输入方式设计88位加法器并进行位加法器并进行仿真分析，最后将程序下载至仿真分析，最后将程序下载至CPLDCPLD（复杂可编程（复杂可编程逻辑器件）芯片中逻辑器件）芯片中逻辑器件）芯片中。逻辑器件）芯片中。本设计采用自底向上的层次设计方法，最终本设计采用自底向上的层次设计方法，最终本设计采用自底向上的层次设计方法，最终本设计采用自底向上的层次设计方法，最终完成加法器设计与实现。完成加法器设计与实现。11设计输入设计输入11、设计输入、设计输入设计输入包括以下步骤zz（（11）创建原理图文件）创建原理图文件设计输入包括以下步骤：zz（（11）创建原理图文件）创建原理图文件zz（（22）输入逻辑功能图元）输入逻辑功能图元zz（（33）保存文件）保存文件zz（（44）设定项目名称）设定项目名称zz（（44）设定项目名称）设定项目名称zz（（55）检查错误）检查错误（（11）创建原理图文件）创建原理图文件创建一个名为half_adder.gdf的文件。步骤如下：a.打开MAX+plusII软件开发环境，如图所示b.选择File→New菜单，或单击，弹出New对话框。c选中GraphicEditorfilec.选中GraphicEditorfile（图形设计文件）单选按钮。在下拉表框中选择gdf作为文在下拉表框中选择.gdf作为文件的扩展名。单击ok按钮。弹出GraphicEditor窗口弹出GraphicEditor窗口。（（22）输入逻辑功能图元）输入逻辑功能图元z在原理图的空白处双击鼠标左键（或选择Symbol→EnterSymbol选项，弹出EnterSymbol对话框。y选项，弹出y对话框zz在文本框中输入元件名称或用鼠标双击元在文本框中输入元件名称或用鼠标双击元件库；件库；件库；件库；zz选取元件后点击选取元件后点击okok即可；即可；zz如果安放相同元件只要如果安放相同元件只要zz如果安放相同元件，只要如果安放相同元件，只要按住按住CtrlCtrl键，同时用鼠标键，同时用鼠标拖动该元件复制即可。拖动该元件复制即可。注注库中包含了常用的库中包含了常用的注：注：primprim库中包含了常用的库中包含了常用的基本门电路和触发器元件符号；基本门电路和触发器元件符号；基本门电路和触发器元件符号；基本门电路和触发器元件符号；mfmf库中包含了库中包含了7474系列集成系列集成电路元件符号电路元件符号电路元件符号。电路元件符号。z半加器所需元件和端口包括：输入端口INPUT、与门AND、异或门XOR、输出端口OUTPUT，它们都在Prim库中。下图为半加器元件安放结果。zz添加连线到器件的管脚上添加连线到器件的管脚上把鼠标移到元件引脚附近，则鼠标光标自动由箭头把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为十字，按住鼠标右键拖动，即可画出连线。zz标记输入标记输入//输出端口属性输出端口属性双击输入端口的“PIN-NAME”，当变成黑色时，即双击输入端口的PINNAME，当变成黑色时，即可输入标记符并回车确认。输出端口标记方法类似。半加器的输入端分别标记为A、B，输出端分别为S、C。加器的输入端分别标记为A、B，输出端分别为S、C。（（33）保存文件）保存文件要保存文件，选择File→SaveAs选项，弹出SaveAs对话框。如图所示。在FileName文本框中输入框中输入half_adder.gdf，并在Diti列并在Directories列表框中选择文件的保存目录存目录。注意注意在MAX+PLUSⅡ中保存文件目录的路径字符串中不在MAX+PLUSⅡ中，保存文件目录的路径字符串中不能包含中文字符。(4)(4)设定项目名称设定项目名称选择File→Project→setprojecttocurrentfile选项或图标，可将当前的设计文件指定为当前项目。选项或图标，可将当前的设计文件指定为当前项目。（（55）检查错误）检查错误为了确保输入的逻辑正确可以保存文件并检查错为了确保输入的逻辑正确，可以保存文件并检查错误。步骤如下：选择选项这将保选择File→Project→Save&Check选项，这将保存上面编辑的文件，并检查输入中的错误。如果没有出现错误，单击OK按钮，关闭消息对话框。单击Compiler窗口右上角的关闭按钮，关闭Compiler窗口Compiler窗口。22电路编译与适配电路编译与适配22、电路编译与适配、电路编译与适配电路编译与适配包括以下步骤：zz（（11）选择器件）选择器件电路编译与适配包括以下步骤：zz（（22）设定全局综合适配参数）设定全局综合适配参数（（33）编译适配）编译适配zz（（33）编译、适配）编译、适配（（11）选择器件）选择器件z选择Assign→Device选项，弹出Device对话框。z在DeviceFamily下拉列表框中选择适配器件的系列，在在y下拉列表框中选择适配器件的系列在Devices中选择器件的型号，然后单击OK按钮。（课程设计中选择MAX3000A系列的EPM3064ALC44-4器件）（课程设计中选择MAX3000A系列的EPM3064ALC44-4器件）注：如果不对适配器件的型号进行选择，该软件将自动选择适合本电路的器件进行编译适配。(2)(2)设定全局适配参数设定全局适配参数为权衡芯片占用面积与电路工作速度之间的矛盾，当电路工作速度为权衡芯片占用面积与电路工作速度之间的矛盾，当电路工作速度要求不高时，可设定编译器对资源使用进行优化。步骤如下：要求不高时，可设定编译器对资源使用进行优化。步骤如下：选择Assign→GlobalProjectLogicSynthesis，弹出全局逻辑综合设置窗口，如图所示修改修改OptimizeOptimize中的滑动条至最左边，即完全对面积进行优中的滑动条至最左边，即完全对面积进行优化；同时将化；同时将MAXDeviceSynthesisOptionsMAXDeviceSynthesisOptions中的中的MultiMulti--LevelLevel化；同时将化；同时将MAXDeviceSynthesisOptionsMAXDeviceSynthesisOptions中的中的MultiMultiLevelLevelSynthesisforMAX3000/5000/7000DevicesSynthesisforMAX3000/5000/7000Devices项选中，即对项选中，即对该系列该系列CPLDCPLD器件进行多级综合优化。器件进行多级综合优化。修改完成后，点击ok按钮确认设定。（（33）编译、适配）编译、适配选择MAX+plusⅡ\Compiler，弹出Compiler窗口。单击Start按钮开始编译并显示编译结果生单击Start按钮开始编译并显示编译结果，生成*.pof下载编程文件。注：可以双击Compliler窗口中的rpt图标查看编译报告，其中包括输入、输出引脚分配及资源使用情况。33、仿真、仿真真信真信仿真包括以下步骤：zz（（11）添加仿真信号）添加仿真信号zz（（22）添加输入激励波形）添加输入激励波形zz（（22）添加输入激励波形）添加输入激励波形zz（（33）电路仿真）电路仿真（（11）添加仿真信号）添加仿真信号a、选择MAX+plus→WaveEditor选项，弹出波形编辑窗口形编辑窗口。b将鼠标移至空白处并单击右键出现对话b.将鼠标移至空白处并单击右键，出现对话框窗口。c选择EnterNodefromSNF选项并按鼠标c.选择EnterNodefromSNF选项并按鼠标左键确认，出现如图所示对话框。单击List和=按钮，选择欲仿真的输入/输出端口。（（22）添加输入激励波形）添加输入激励波形z选中欲添加信号的管脚，窗口左边的信号源按钮变成可操作状态。根据电路实际要求选择信号源种类。放大或缩小波形放大或缩小波形调整显示区域的大小以适应窗口以低电平0（或高电平1）覆盖所选波形以不定态X（或高阻态Z）覆盖所选波形反转所选波形的逻辑电平以时钟波形覆盖所选节点以时钟波形覆盖所选节点以计数序列覆盖所选的单个组的全部或部分波形为输入端口添加信号为输入端口添加信号选中选中AA输入端输入端然后点击窗口左侧的时钟然后点击窗口左侧的时钟然后点击窗口左侧的时钟然后点击窗口左侧的时钟信号源图标信号源图标出现如图所示的对话框。出现如图所示的对话框。选择初始电平为选择初始电平为时钟周期为时钟周期为倍数为倍数为选择初始电平为“选择初始电平为“0”0”，时钟周期为“，时钟周期为“200ns”200ns”，倍数为，倍数为““1”1”（时钟周期倍数只能为整数倍），单击（时钟周期倍数只能为整数倍），单击OKOK确认。确认。按同样的方法为按同样的方法为BB输入端添加激励信号输入端添加激励信号，，时钟周期倍时钟周期倍按同样的方法为按同样的方法为BB输入端添加激励信号输入端添加激励信号，，时钟周期倍时钟周期倍数为数为AA输入端的输入端的22倍倍。。这样我们就为这样我们就为AA、、BB输入端分别输入端分别添加了时钟周期为添加了时钟周期为200200nsns和和400400nsns的激励信号的激励信号添加了时钟周期为添加了时钟周期为200200nsns和和400400nsns的激励信号的激励信号。。添加好激励波形的界面如图所示添加好激励波形的界面如图所示z保存激励信号编辑结果点击FilS菜单出现如图所示对话框点击File→Save菜单出现如图所示对话框。文件名称和原理图文件一致，扩展名为“.scf”，单击OK保存激励信号编辑结果。（（33）电路仿真）电路仿真电路仿真属于设计校验，包括功能仿真（前仿真）和时序仿真（后仿真）。由于时序仿真的结果比较接近和时序仿真（后仿真）。由于时序仿真的结果比较接近实际器件仿真的结果，因此本设计采用时序仿真。a.选择MAX+plusⅡ→Simulator选项，弹出仿真器窗口。单击S开始仿真b.单击Start开始仿真。c电路仿真完成后，单击c.电路