第08章 存储器和可编程逻辑器件简介

2019/8/21第8章存储器和可编程逻辑器件简介8.1.3存储器的应用1.存储器容量的扩展8.1.1随机存取存储器（RAM）8.1半导体存储器2019/8/22复习A/D转换的步骤？取样定理？量化误差是不可避免的吗？如何减小量化误差？2019/8/23第8章存储器和可编程逻辑器件简介本章内容：随机存取存储器RAM和只读存储器ROM的结构、工作原理及存储器容量扩展的方法；可编程阵列逻辑PAL、通用阵列GAL的结构与特点；CPLD和FPGA的结构特点；可编程逻辑器件的开发与应用技术。2019/8/248.1半导体存储器数字系统中用于存储大量二进制信息的器件是存储器。穿孔卡片→纸带→磁芯存储器→半导体存储器半导体存储器的优点：容量大、体积小、功耗低、存取速度快、使用寿命长等。半导体存储器按照内部信息的存取方式不同分为两大类：1、只读存储器ROM。用于存放永久性的、不变的数据。2、随机存取存储器RAM。用于存放一些临时性的数据或中间结果，需要经常改变存储内容。2019/8/258.1.1随机存取存储器（RAM）随机存取存储器又叫随机读/写存储器，简称RAM，指的是可以从任意选定的单元读出数据，或将数据写入任意选定的存储单元。优点：读写方便，使用灵活。缺点：掉电丢失信息。分类：SRAM（静态随机存取存储器）DRAM（动态随机存取存储器）2019/8/261.RAM的结构和读写原理（1）RAM的结构框图图8-1RAM的结构框图I/O端画双箭是因为数据即可由此端口读出，也可写入2019/8/27①存储矩阵共有28（＝256）行×24（＝16）列共212（＝4096）个信息单元（即字）每个信息单元有k位二进制数（1或0）存储器中存储单元的数量称为存储容量（＝字数×位数k）。2019/8/28②地址译码器行地址译码器：输入8位行地址码，输出256条行选择线（用x表示）列地址译码器：输入4位列地址码，输出16条列选择线（用Y表示）2019/8/29③读写控制电路当R/W=0时，进行写入(Write)数据操作。当R/W=1时，进行读出(Read)数据操作。2019/8/210图8-2RAM存储矩阵的示意图2564（256个字，每个字4位）RAM存储矩阵的示意图。如果X0＝Y0＝1，则选中第一个信息单元的4个存储单元，可以对这4个存储单元进行读出或写入。2019/8/211（2）RAM的读写原理（以图8－1为例）当CS=０时，RAM被选中工作。若A11A10A9A8A7A6A5A4A3A2A1A0=000000000000表示选中列地址为A11A10A9A8=0000、行地址为A7A6A5A4A3A2A1A0=00000000的存储单元。此时只有X0和Y0为有效，则选中第一个信息单元的k个存储单元，可以对这k个存储单元进行读出或写入。2019/8/212若此时R/W＝1，则执行读操作，将所选存储单元中的数据送到I/O端上。若此时R/W=0时，进行写入数据操作。当CS=1时，不能对RAM进行读写操作，所有端均为高阻态。2019/8/213（3）RAM的存储单元按工作原理分为：静态存储单元：利用基本RS触发器存储信息。保存的信息不易丢失。动态存储单元：利用MOS的栅极电容来存储信息。由于电容的容量很小，以及漏电流的存在，为了保持信息，必须定时给电容充电，通常称为刷新。2019/8/2142.静态读写存储器（SRAM）集成电路6264简介采用CMOS工艺制成，存储容量为8K×8位，典型存取时间为100ns、电源电压＋5V、工作电流40mA、维持电压为2V，维持电流为2μA。8K=213，有13条地址线A0~A12；每字有８位，有８条数据线I/O0～I/O7；图8-36264引脚图四条控制线2019/8/215表8-１6264的工作方式表3.Intel2114A是1K字×4位SRAM，它是双列直插18脚封装器件，采用5V供电，与TTL电平完全兼容。4.Intel2116是16K×1位动态存储器（DRAM），是典型的单管动态存储芯片。它是双列直插16脚封装器件，采用+12V和±5V三组电源供电，其逻辑电平与TTL兼容。2019/8/2168.1.3存储器的应用1.存储器容量的扩展存储器的容量：字数×位数⑴位扩展（即字长扩展）：将多片存储器经适当的连接，组成位数增多、字数不变的存储器。方法：用同一地址信号控制n个相同字数的RAM。2019/8/217例：将256×1的RAM扩展为256×8的RAM。将8块256×1的RAM的所有地址线和CS（片选线）分别对应并接在一起，而每一片的位输出作为整个RAM输出的一位。2019/8/218256×8RAM需256×1RAM的芯片数为：812568256一片存储容量总存储容量N图8-10RAM位扩展将256×1的RAM扩展为256×8的RAM2019/8/219⑵字扩展将多片存储器经适当的连接，组成字数更多，而位数不变的存储器。例：由1024×8的RAM扩展为4096×8的RAM。共需四片1024×8的RAM芯片。1024×8的RAM有10根地址输入线A9～A0。4096×8的RAM有12根地址输入线A11～A0。选用2线-4线译码器，将输入接高位地址A11、A10，输出分别控制四片RAM的片选端。2019/8/220图8-11RAM字扩展由1024×8的RAM扩展为4096×8的RAM2019/8/221(3)字位扩展例：将1024×4的RAM扩展为2048×8RAM。位扩展需2片芯片，字扩展需2片芯片，共需4片芯片。字扩展只增加一条地址输入线A10，可用一反相器便能实现对两片RAM片选端的控制。字扩展是对存储器输入端口的扩展，位扩展是对存储器输出端口的扩展。2019/8/222图8-12RAM的字位扩展将1024×4的RAM扩展为2048×8RAM2019/8/223第8章存储器和可编程逻辑器件简介8.1.3存储器的应用2．EPROM的应用8.1.2只读存储器（ROM）8.1半导体存储器8.1.4其它类型存储器简介2019/8/2248.1.2只读存储器（ROM）1.固定ROM只读存储器所存储的内容一般是固定不变的，正常工作时只能读数，不能写入，并且在断电后不丢失其中存储的内容，故称为只读存储器。ROM组成：地址译码器存储矩阵输出电路图8-4ROM结构方框图2019/8/225地址译码器有n个输入端，有2n个输出信息，每个输出信息对应一个信息单元，而每个单元存放一个字，共有2n个字（W0、W1、…W2n-1称为字线）。每个字有m位，每位对应从D0、D1、…Dm-1输出（称为位线）。存储器的容量是2n×m(字线×位线)。ROM中的存储体可以由二极管、三极管和MOS管来实现。2019/8/226图8-5二极管ROM图8-6字的读出方法在对应的存储单元内存入的是1还是0，是由接入或不接入相应的二极管来决定的。2019/8/227存储矩阵为了便于表达和设计，通常将图8-5简化如图8-7所示。图8-74×4ROM阵列图有存储单元地址译码器图8-5二极管ROM2019/8/228在编程前，存储矩阵中的全部存储单元的熔丝都是连通的，即每个单元存储的都是1。用户可根据需要，借助一定的编程工具，将某些存储单元上的熔丝用大电流烧断，该单元存储的内容就变为0，此过程称为编程。熔丝烧断后不能再接上，故PROM只能进行一次编程。2．可编程只读存储器（PROM）图8-8PROM的可编程存储单元2019/8/2293．可擦可编程ROM（EPROM）最早出现的是用紫外线照射擦除的EPROM。浮置栅MOS管（简称FAMOS管）的栅极被SiO2绝缘层隔离，呈浮置状态，故称浮置栅。当浮置栅带负电荷时，FAMOS管处于导通状态，源极－漏极可看成短路，所存信息是0。若浮置栅上不带有电荷，则FAMOS管截止，源极－漏极间可视为开路，所存信息是1。2019/8/230图8-９浮置栅EPROM(a)浮置栅MOS管的结构(b)EPROM存储单元带负电-导通-存0不带电-截止-存12019/8/231浮置栅EPROM出厂时，所有存储单元的FAMOS管浮置栅都不带电荷，FAMOS管处于截止状态。写入信息时，在对应单元的漏极与衬底之间加足够高的反向电压，使漏极与衬底之间的PN结产生击穿，雪崩击穿产生的高能电子堆积在浮置栅上，使FAMOS管导通。当去掉外加反向电压后，由于浮置栅上的电子没有放电回路能长期保存下来，在的环境温度下，７０％以上的电荷能保存１０年以上。如果用紫外线照射FAMOS管１０～３０分钟，浮置栅上积累的电子形成光电流而泄放，使导电沟道消失，FAMOS管又恢复为截止状态。为便于擦除，芯片的封装外壳装有透明的石英盖板。2019/8/2328.1.3存储器的应用2．EPROM的应用程序存储器、码制转换、字符发生器、波形发生器等。例：八种波形发生器电路。将一个周期的三角波等分为256份，取得每一点的函数值并按八位二进制进行编码，产生256字节的数据。用同样的方法还可得到锯齿波、正弦波、阶梯波等不同的八种波形的数据，并将这八组数据共2048个字节写入2716当中。2019/8/233图8-13八种波形发生器电路图波形选择开关256进制计数器存八种波形的数据经8位DAC转换成模拟电压。2019/8/234S3S2S1波形A10A9A8A7A6A5A4A3A2A1A0000正弦波000H～0FFH001锯齿波100H～1FFH010三角波200H～2FFH┇┇┇111阶梯波700H～7FFH表8-2八种波形及存储器地址空间分配情况S1、S2和S3：波形选择开关。两个16进制计数器在CP脉冲的作用下，从00H～FFH不断作周期性的计数，则相应波形的编码数据便依次出现在数据线D0～D7上，经D/A转换后便可在输出端得到相应波形的模拟电压输出波形。2019/8/235图8-14三角波细分图下面以三角波为例说明其实现方法。三角波如图8-14所示，在图中取256个值来代表波形的变化情况。在水平方向的257个点顺序取值，按照二进制送入EPROM2716（2K×8位）的地址端A0～A7，地址译码器的输出为256个（最末一位既是此周期的结束，又是下一周期的开始）。由于2716是8位的，所以要将垂直方向的取值转换成8位二进制数。2019/8/236表8-3三角波存储表将这255个二进制数通过用户编程的方法，写入对应的存储单元，如表8-3所示。将2716的高三位地址A10A9A8取为0，则该三角波占用的地址空间为000H～0FFH，共256个。2019/8/2378.1.4其它类型存储器简介1.EEPROM用电气方法在线擦除和编程的只读存储器。存储单元采用浮栅隧道氧化层MOS管。写入的数据在常温下至少可以保存十年，擦除/写入次数为１万次～10万次。2.快闪存储器FlashMemory采用与EPROM中的叠栅MOS管相似的结构，同时保留了EEPROM用隧道效应擦除的快捷特性。理论上属于ROM型存储器；功能上相当于RAM。单片容量已达64MB，并正在开发256MB的快闪存储器。可重写编程的次数已达100万次。2019/8/238由美国Dallas半导体公司推出，为封装一体化的电池后备供电的静态读写存储器。它以高容量长寿命锂电池为后备电源，在低功耗的SRAM芯片上加上可靠的数据保护电路所构成。其性能和使用方法与SRAM一样，在断电情况下，所存储的信息可保存10年。其缺点主要是体积稍大，价格较高。此外，还有一种nvSRAM，不需电池作后备电源，它的非易失性是由其内部机理决定的。已越来越多地取代EPROM，并广泛应用于通信设备、办公设备、医疗设备、工业控制等领域。3.非易失性静态读写存储器NVSRAM2019/8/239串行存储器是为适应某些设备对元器件的低功耗和小型化的要求而设计的。主要特点：所存储的数据是按一定顺序串行写入和读出的，故对每个存储单元的访问与它在存储器中的位置有关。4.串行存储器5.多端口存储器MPRAM多端口存储器是为适应更复杂的信息处理需要而设计的一种