第12章PLD技术及其应用

概述12.1可编程逻辑器件12.2可编程逻辑器件开发环境12.3VHDL介绍第12章目录第12章PLD技术及其应用概述自顶向下的综合技术传统电子系统的设计方法•ISP技术介绍•数字系统的设计•PLD的发展第12章概述PLD的发展可编程逻辑器件（ProgrammbleLogicDevice)简称PLD制造商通用集成电路用户专用集成电路第11章11.1第12章概述可编程逻辑器件的分类从互连特性上分类从可编程特性上分类从器件容量上分类从结构的复杂程度上分类第11章11.1第12章概述可编程逻辑器件的发展PROMPLAPALGALSPLDCPLDFPGAISP技术什么是ISP技术！第11章11.1第12章概述数字系统的设计积木块式的设计方法–根据需要选择器件–搭系统–调试传统电子系统的设计方法固定功能元件电路板设计电子系统缺点1.器件多，数目大；2.可靠性差；3.不能实时修改。第12章概述自顶向下的综合技术系统子功能块1子功能块2子功能块n逻辑块11逻辑块12逻辑块1m逻辑块21逻辑块111Top-Down方法的关键在于：利用功能分割手段将设计由上到下进行层次化和模块化第12章概述自顶向下设计方法的优点设计与具体的器件和工艺无关方便在各种集成电路或PLD器件之间移植适合多个设计者同时进行设计设计原则1、逐层分解功能，分层次进行设计2、在各设计层次上，进行仿真验证第12章概述ISP技术介绍只要将器件插在系统内或者电路板上，就能对其编程或再编程。可以先装配后编程，成为产品后还可反复编程。可以实时地进行灵活和方便的更改和开发，真正做到了硬件的“软件化”自动设计。第12章概述CPLD的ISP技术使得硬件像软件一样被编程配置，实时设计、实时修改、实时实现，为电子技术的发展开辟了广阔的前景。第12章概述12.1可编程逻辑器件可编程逻辑器件的基本逻辑约定可编程逻辑器件的基本结构可编程逻辑器件的介绍第12章12.1第12章12.1.1（1）输入缓冲单元A01B01C10输入A输出B输出C(a)缓冲器(b)真值表有关逻辑约定第12章12.1.1（2）与门和或门(a)与门PLD表示法(b)与门传统表示法BCADBCAD(c)或门PLD表示法(d)或门传统表示法BCADBCAD有关逻辑约定有关逻辑约定第12章12.1.1（3）PLD连接方式(a)固定连接(b)可编程连接(c)不连接第12章12.1.2早期的可编程逻辑器件（1）PROM的结构I2I1I0O2O1O0固定与阵列可编程或阵列第12章12.1.2（2）PLA的结构I2I1I0O2O1O0与阵、或阵均可编程早期的可编程逻辑器件第12章12.1.2（3）PAL的结构I2I1I0O2O1O0可编程与阵列固定或阵列早期的可编程逻辑器件第12章12.1.1（4）GAL的结构其特点是在它的每个输出端都集成有一个输出逻辑宏单元，因此其输出方式可以配置(Configurable)。早期的可编程逻辑器件第12章12.1.2CPLD的结构特点逻辑块互连资源输入/输出单元在CPLD中，通常将整个逻辑分为几个逻辑块。每个逻辑块相当于数个GAL的组合，各个逻辑块之间再用互连资源实现连接。在CPLD芯片中设置了若干I/O单元，它们可直接与引脚相连，然后通过另一组连线连到所需的宏单元上。CPLD中普遍设有多个时钟输入端，并可以利用芯片中产生的乘积项作为时钟，给系统的设计带来了很大的灵活性。结构特点第12章12.1.2CPLD的编程工艺EPROM(ErasableProgrammableROM)工艺E2ROM(ElectricalErasableROM)工艺Flash工艺第12章12.1.2FPGA的结构特点&VCCGNDCLK在构造FPGA时改用了单元结构。即在阵列的各个节点上放的不再是一个单独的门，而是用门、触发器等做成的逻辑单元，并在各个单元之间预先制作了许多连线。所以严格地说，FPGA不是门阵列，而是逻辑单元阵列，它和门阵列只是在阵列结构上相似而已。结构特点第12章12.1.2FPGA的编程工艺(1)反熔丝工艺-----编程时不是将熔丝熔断，而是将其熔连。Actel公司的FPGA采用。(2)RAM工艺-----Xilinx公司的FPGA采用的是另一种工艺，每个连接点代替熔丝的是一个受SR静态触发器控制的开关，当触发器被置1时，开关接通，否则开关断开。第12章12.1.2FPGA/CPLD的比较延迟可预测能力CPLD的时序延迟是均匀的和可预测的，FPGA的时序延迟不可预测。布线能力CPLD独特的内连线结构使其内连率很高，更适合于芯片设计的可编程器件验证。适用场合CPLD更适合于完成各种算法和组合逻辑，FPGA更适合于完成时序较多的逻辑电路。主要区别第12章12.1.3Altera公司的主要产品器件的可用资源逐渐增多，输入输出管脚也随之增加。Classic系列MAX系列ACEX系列FLEX系列APEX系列12.2可编程逻辑器件开发环境MAX+PLUSII的设计流程▪主要设计输入方法原理图输入方式文本设计输入方法▪编译设计项目▪设计项目的模拟仿真▪器件编程▪时间分析第12章12.2MAX+PLUSII的设计流程(1)设计输入。可以采用原理图输入、HDL语言描述、EDIF网表读入及波形输入等方式。(2)语法检查。主要为检验输入是否有误。(3)编译。主要完成器件的选择及适配，逻辑的综合及器件的装入，延时信息的提取。(4)仿真。将编译产生的延时信息加入到设计中，进行布局布线后的仿真。(5)编程验证。经EPROM或编程电缆配置CPLD，加入实际激励，进行测试，以检查是否完成预定功能。设计输入语法检查编译仿真器件编程在线校验修改设计任务完成NNNNNYYYYYMAX+PLUSII的设计流程图第12章12.2.1主要设计输入方法原理图输入方式文本设计输入方式层次设计输入方式波形设计输入方式第12章12.2.1指定设计项目的名字用MAX+PLUSII编译一个项目前，必须确定一个设计文件作为当前项目。原理图输入方式第12章12.2.1建立新文件原理图输入方式第12章12.2.1选择工具正交线工具弧形工具放大按钮与窗口适配打开橡皮筋连接功能关闭橡皮筋连接功能连接点接断缩小按钮圆形工具对角线工具文本工具原理图输入方式第12章12.2.1指定将要输入文件中的符号名称双击一个符号库，在SymbolFiles对话框中将出现它的所有符号显示当前路径下的所有符号输入图原和宏功能符号原理图输入方式第12章12.2.1连线输入引脚原理图输入方式第12章12.1.1图原名称总线输出符号输入符号输入引脚名总线名称节点名称连接点输出引脚名原理图输入方式第12章12.1.1保存文件，检查基本错误原理图输入方式第12章12.2.1原理图输入方式创建一个默认的图形符号创建一个默认的图形符号第12章12.2.1第12章12.2.1文本设计输入方法第12章12.2.1文本设计输入方法第12章12.2.1文本设计输入方法文本输入保存文件文本设计输入方法第12章12.2.1第12章12.2.1顶层图形设计方法第12章12.2.1第12章12.2.2编译设计项目打开编辑器窗口编译设计项目第12章12.2.2第12章12.2.2编译设计项目选择器件选择器件编译设计项目第12章12.2.2第12章12.2.2编译设计项目设计规则检查第12章12.2.2编译设计项目保护位设置第12章12.2.2器件的引脚分配引脚分配第12章12.2.2打开定时模拟器网表文件提取器打开TimingSNFExtractor模块第12章12.2.2指定在报告文件中需要产生的部分如果某些部分还没有被打开，就选中All选项第12章12.2.2阅读报告打开报告文件第12章12.2.2在底层图编辑器中观察试配结果器件视图逻辑阵列块视图第12章12.2.3设计项目的模拟仿真创建模拟文件第12章12.2.3设计项目的模拟仿真输入节点打开仿真器第12章12.2.3设计项目的模拟仿真模拟仿真第12章12.2.3设计项目的模拟仿真仿真结果时序仿真又称为后仿真，在后仿真中由于加入了芯片中的实际延时信息，仿真结果与芯片实际工作状态基本一致。时序仿真时序仿真可以发现竞争与冒险现象，若有此问题可从设计中设法消除，仿真与设计输入为一交互过程。第12章12.2.4时间分析传播延迟分析第12章12.2.4时间分析时序逻辑电路性能分析第12章12.2.4时间分析建立和保持时间分析第12章12.2.4器件编程(1)打开编程器窗口打开编程器第12章12.2.5器件编程编程器设置第12章12.2.5第12章12.312.3硬件描述语言VHDL(VeryHighSpeedIntergratedCircuitHardwareDescriptionLanguage)即超高速集成电路硬件描述语言(1)功能强大，描述力强。可用于门级、电路级甚至系统级的描述、仿真和设计。主要优点(2)可移植性好。对于设计和仿真工具采用相同的描述，对于不同的平台也采用相同的描述。(4)可以延长设计的生命周期。因为VHDL的硬件描述与工艺技术无关，不会因工艺变化而使描述过时。(3)研制周期短，成本低。由于VHDL支持大规模设计的分解和对已有设备的利用，因此加快了设计流程。定义第12章12.3硬件描述语言库实体结构体第12章12.3实体实体名端口数据类型第12章12.3端口说明端口模式端口模式说明IN输入OUT输出（构造体内部不能再使用）BUFFER输出（构造体内部可再使用）INOUT双向LINKAGE不指定方向，无论哪一个方向都可连接第12章12.3数据类型BIT位类型，取值0、1，由STANDARD程序包定义；BIT_VECTOR位向量类型，是BIT的组合，该端口的取值可能是一组二进制位的值；STD_LOGIC工业标准的逻辑类型，取值0、1、X、Z，由STD_LOGIC_1164程序包定义；INTEGER整数类型，可用作循环的指针或常数，通常不用作I/O信号；STD_LOGIC_VECTOR工业标准的逻辑向量类型，是STD_LOGIC的组；BOOLEAN布尔类型，取值FALSE,TRUE。第12章12.3结构体结构体的一般形式为：Architecture结构体名Of实体名Is[说明]Begin[功能描述语句]End结构体名；Architectureor2xOfor2IsBeginy=aORb;Endor2x;结构体名实体名第12章12.3结构体---Block进程(Process)语句结构Block语句结构子程序(Subprograms)语句结构ARCHITECTUREaOFdemulti_4vISBeginBBlockBeginCaseSIsWhen“00”=Y0=D；When“01”=Y1=D；When“10”=Y2=D；WhenOthers=Y3=D；EndBlockB；Enda；Block语句的表达格式如下：块结构名：BlockBegin并行语句EndBlock块结构名；三种子结构第12章12.3结构体---ProcessArchitecturedec4be_archofdec4beisBeginProcess(in_bit)BeginCasein_bitisWhen'0'=BE0='0';BE1='1';When'1'=BE0='1';BE1='0';Whenothers=BE0='X';BE1='X';Endcase;Endprocess;Enddec4be_arch;Process语句的表达格式如下：[进程名]：Process（信号）Begin顺序描述语句EndProcess；第12章12.3结构体---SubprogramsProceduremypro(sig1，sig2)IS┇Endmypro;调用语句：mypro(sig1,sig2)；在VHDL中，子程序有两种类型：过程(Procedure)函数(Func