搜索
中图分类号：TP3论文编号：10006GS0521832专业硕士学位论文基于FPGA的DDR2SDRAM控制器的设计与实现作者姓名张凌学科专业软件工程指导教师董金明教授王丽华高工培养院系软件学院DDR2SDRAMControllerDesignandImplementBasedOnFPGAADissertationSubmittedfortheDegreeofMasterCandidate：ZhangLingSupervisor：Prof.DongJinmingSE.WangLihuaCollegeofsoftwareBeihangUniversity,Beijing,China中图分类号：TP3论文编号：10006GS0521832硕士学位论文基于FPGA的DDR2SDRAM控制器的设计与实现作者姓名张凌申请学位级别工程硕士指导教师姓名王丽华职称高工学科专业软件工程研究方向IC设计学习时间自2005年9月22日起至2009年6月6日止论文提交日期2009年5月11日论文答辩日期2009年6月6日学位授予单位北京航空航天大学学位授予日期年月日关于学位论文的独创性声明本人郑重声明：所呈交的论文是本人在指导教师指导下独立进行研究工作所取得的成果，论文中有关资料和数据是实事求是的。尽我所知，除文中已经加以标注和致谢外，本论文不包含其他人已经发表或撰写的研究成果，也不包含本人或他人为获得北京航空航天大学或其它教育机构的学位或学历证书而使用过的材料。与我一同工作的同志对研究所做的任何贡献均已在论文中作出了明确的说明。若有不实之处，本人愿意承担相关法律责任。学位论文作者签名：日期：年月日学位论文使用授权书本人完全同意北京航空航天大学有权使用本学位论文（包括但不限于其印刷版和电子版），使用方式包括但不限于：保留学位论文，按规定向国家有关部门（机构）送交学位论文，以学术交流为目的赠送和交换学位论文，允许学位论文被查阅、借阅和复印，将学位论文的全部或部分内容编入有关数据库进行检索，采用影印、缩印或其他复制手段保存学位论文。保密学位论文在解密后的使用授权同上。学位论文作者签名：日期：年月日指导教师签名：日期：年月日i摘要本文的研究重点是如何以流媒体处理系统为应用对象，设计一款满足系统高带宽需求及并具备一定通用性的DDR2SDRAM内存控制器。本文深入分析了当前国际上存储控制器的技术发展趋势和DDR2SDRAM控制器的详细技术规范，在参考国际主流DDR2内存控制器实现方式的基础上，按照传输层和物理层方式，基于FPGA设计并实现了DDR2SDRAM控制器。设计的主要组成部分为用户接口逻辑单元、配置寄存器单元、控制器命令生成单元、内存控制核心逻辑单元、数据通路及基于FPGA的物理层接口PHY（IP）。DDR2SDRAM控制器会依据寄存器配置单元的信息，自动初始化DDR2SDRAM，接受系统命令，进行优先级判断，生成满足DDR2协议的命令序列，输入至Altera提供的PHY，命令及数据的延迟将被优化并输出至DDR2SDRAM器件，同时读写数据通路会根据PHY提供的延迟及控制信号接收和提供读写数据。DDR2SDRAM控制器采用Verilog语言进行描述，并使用ModelsimSE6.1进行了验证。为了保证设计的正确性和验证的完备性，采用了直接测试与间接测试的方法，并用SVA设计了判定器，全面的测试了控制器的全部功能，代码覆盖率达到有条件的100%。最后将控制器应用到测试系统中综合并下载至FPGA板进行测试，满足设计要求。关键词：DDR2SDRAM，控制器，设计，实现，FPGAiiAbstractThatfacingtotheapplicationofstreammediadataprocesssystem,howtodesignakindofDDR2SDRAMControllerwhichcansatisfytherequirementandatthesametimehavinguniversalproperties,isthemainpointofthisthesis.ThisthesisstudiesthetechnologicalattendofmemoryininternationalmarketandthedetailsofDDR2SDRAMcontrollerspecifications,andtakesthemainlyreleasingwayofDDR2SDRAMcontrollerintheworld,thendesignsandimplementsaDDR2SDRAMcontrollerbasedonFGPA,whichisseparatedbytransmit-layerandphysical-lay.Thecontrollerincludesuserinterfacelogic,configureregisterarray,commandsequencegenerationunit,DDR2corelogic,datapathandphysicalinterface(PHY)ofFPGA.ThiscontrollerwillinitializeDDR2SDRAMaccordingthesettingregistersautomatically.Thenitwillreceivethecommandsfromuserinterfaceandjudgethemwithhighpriority,generatetheDDR2commandsequenceandnecessaryintervalsbetweentwocommands.TheninputtothePHYwhichisanIPprovidedbyAltera,whichwilladjustthedelayofcommandsanddatabeforeinputthemtoDDR2SDRAMdevice.Atthesametime,datapathwillreceiveandgiveoutreadandwritedataafterpropertytimingdelayaccordingtothesignalfromPHY.TheDDR2SDRAMisdescribedwithVeriloglanguage,andtestedbyModelsimSE6.1fully.Tomakesurethatthedesignisrightandtheverificationiscomplete,directverificationandrandomverificationareadopted,andSVAcheckerisalsoused.Withallofthese,allofthecontroller’sfunctionsarecheckedandthecodecoveragereached100%conditionally.Atlast,withtheotherblocksinthetestsystem,thecontrollerissynthesizedanddownloadedinFPGA,andit’sperformancesatisfiestherequirementwithnobugs.Keywords:DDR2SDRAM,Controller,Design,FPGAiii目录第一章绪论..................................................................................................................................................11.1DDR2SDRAM的发展...................................................................................................................11.2DDR2SDRAM控制器的发展.......................................................................................................31.3面向数字流媒体处理应用的DDR2SDRAM控制器.................................................................41.4课题的研究目标、内容和意义.....................................................................................................51.5论文结构........................................................................................................................................5第二章DDR2SDRAM协议研究及控制器整体解决方案设计................................................................72.1DDR2SDRAM相对DDRSDRAM的技术进步.........................................................................72.2DDR2SDRAM主要的AC参数...................................................................................................82.3DDR2SDRAM的主要命令描述...................................................................................................82.3.1DDR2SDRAM初始化.......................................................................................................82.3.2模式寄存器........................................................................................................................92.3.3扩展模式寄存器..............................................................................................................102.3.4激活命令（Active）........................................................................................................122.3.5读命令（Read）..............................................................................................................132.3.6写命令（Write）.................................................................................................