第3讲PLD概述

第3讲PLD概述第3讲PLD概述3.1PLD概述3.2PLD分类3.3阵列型PLD3.4FPGA3.5CPLD和FPGA的选择第3讲PLD概述3.1PLD概述自20世纪60年代以来,数字集成电路已经历了从SSI、MSI到LSI、VLSI的发展过程。20世纪70年代初以1K位存储器为标志的大规模集成电路(LSI)问世以后,微电子技术得到迅猛发展,集成电路的集成规模几乎以平均每1～2年翻一番的惊人速度迅速增长。第3讲PLD概述集成技术的发展也大大促进了电子设计自动化(EDA)技术的进步,20世纪90年代以后,由于新的EDA工具不断出现,使设计者可以直接设计出系统所需要的专用集成电路,从而给电子系统设计带来了革命性的变化。过去传统的系统设计方法是采用SSI、MSI标准通用器件和其它元件对电路板进行设计,由于一个复杂电子系统所需要的元件往往种类和数量都很多,连线也很复杂,因而所设计的系统体积大、功耗大、可靠性差。第3讲PLD概述先进的EDA技术使传统的“自下而上”的设计方法,变为一种新的“自顶向下”的设计方法，设计者可以利用计算机对系统进行方案设计和功能划分,系统的关键电路可以采用一片或几片专用集成电路(ASIC)来实现,因而使系统的体积、重量减小,功耗降低,而且具有高性能、高可靠性和保密性好等优点。第3讲PLD概述专用集成电路(ASIC—ApplicationSpecificIntegratedCircuit)是指专门为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI电路,它可以将某些专用电路或电子系统设计在一个芯片上,构成单片集成系统。ASIC可分为数字ASIC和模拟ASIC,数字ASIC又分为全定制和半定制两种。全定制ASIC芯片的各层(掩膜)都是按特定电路功能专门制造的。设计人员从晶体管的版图尺寸、位置和互连线开始设计,以达到芯片面积利用率高、速度快、功耗低的最优性能,但其设计制作费用高,周期长,因此只适用于批量较大的产品。第3讲PLD概述半定制是一种约束性设计方式。约束的主要目的是简化设计、缩短设计周期和提高芯片成品率。目前半定制ASIC主要有门阵列、标准单元和可编程逻辑器件三种。门阵列(GateArray)是一种预先制造好的硅阵列(称母片),内部包括几种基本逻辑门、触发器等,芯片中留有一定的连线区。用户根据所需要的功能设计电路,确定连线方式,然后再交生产厂家布线。第3讲PLD概述标准单元(StandardCell)是厂家将预先配置好、经过测试,具有一定功能的逻辑块作为标准单元存储在数据库中,设计人员在电路设计完成之后,利用CAD工具在版图一级完成与电路一一对应的最终设计。和门阵列相比,标准单元设计灵活、功能强,但设计和制造周期较长,开发费用也比较高。第3讲PLD概述可编程逻辑器件(PLD-ProgrammableLogicDevice)是ASIC的一个重要分支。与上述两种半定制电路不同,PLD是厂家作为一种通用型器件生产的半定制电路,用户可以通过对器件编程使之实现所需要的逻辑功能。PLD是用户可配置的逻辑器件,它的成本比较低,使用灵活,设计周期短,而且可靠性高,承担风险小,因而很快得到普遍应用,发展非常迅速。第3讲PLD概述可编程逻辑器件从20世纪70年代发展到现在,已形成了许多类型的产品,其结构、工艺、集成度、速度和性能等都在不断改进和提高。最早出现的可编程逻辑器件是1970年制成的PROM,它由全译码的与阵列和可编程的或阵列组成。由于阵列规模大,速度低,因此它的主要用途还是作存储器。第3讲PLD概述20世纪70年代中期出现了可编程逻辑阵列(PLA-ProgrammableLogicArray)器件,它由可编程的与阵列和可编程的或阵列组成,虽然其阵列规模大为减少,提高了芯片的利用率,但由于编程复杂,支持PLA的开发软件有一定难度,因而也没有得到广泛应用。20世纪70年代末美国MMI公司(MonolithicMemoriesInc,单片存储器公司)率先推出了可编程阵列逻辑(PAL-ProgrammableArrayLogic)器件,它由可编程的与阵列和固定的或阵列组成,采用熔丝编程方式,双极型工艺制造,器件的工作速度很高。由于它的输出结构种类很多,设计很灵活,因而成为第一个得到普遍应用的可编程逻辑器件。第3讲PLD概述20世纪80年代初Lattice公司发明了通用阵列逻辑(GAL-GenericArrayLogic)器件,它在PAL的基础上进一步改进,采用了输出逻辑宏单元(OLMC)的形式和E２CMOS工艺结构,因而具有可擦除、可重复编程、数据可长期保存和可重新组合结构等优点。GAL比PAL使用更加灵活,它可以取代大部分SSI、MSI和PAL器件,所以在20世纪80年代得到广泛应用。第3讲PLD概述PAL和GAL都属于低密度PLD,其结构简单,设计灵活,但规模小,难以实现复杂的逻辑功能。20世纪80年代末,随着集成电路工艺水平的不断提高,PLD突破了传统的单一结构,向着高密度、高速度、低功耗以及结构体系更灵活,适用范围更宽的方向发展,因而相继出现了各种不同结构的高密度PLD。第3讲PLD概述20世纪80年代中期Altera公司推出了一种新型的可擦除、可编程逻辑器件(EPLD-ErasableProgrammableLogicDevice),它采用CMOS和UVEPROM工艺制作,集成度比PAL和GAL高得多,设计也更加灵活,但内部互连能力比较弱。1985年Xilinx公司首家推出了现场可编程逻辑(FPGA-FieldProgrammableGateArray)器件,它是一种新型的高密度PLD,采用CMOS-SRAM工艺制作,其结构和阵列型PLD不同,内部由许多独立的可编程逻辑模块组成,逻辑块之间可以灵活地相互连接,具有密度高、编程速度快、设计灵活和可再配置设计能力等许多优点。FPGA出现后立即受到世界范围内电子设计工程师的普遍欢迎,并得到迅速发展。第3讲PLD概述20世纪80年代末Lattice公司提出了在系统可编程技术以后,相继出现一系列具备在系统可编程能力的复杂可编程逻辑器件(CPLD-ComplexPLD)。CPLD是在EPLD的基础上发展起来的,它采用E２CMOS工艺制作,增加了内部连线,改进了内部结构体系,因而比EPLD性能更好,设计更加灵活,其发展也非常迅速。20世纪90年代以后高密度PLD在生产工艺、器件的编程和测试技术等方面都有了飞速发展。第3讲PLD概述例如CPLD的集成度一般可达数千甚至上万门,Altera公司推出的EPM9560,其单密度达到12000个可用门,包含多达50个宏单元,216个用户I/O引脚,并能提供15ns的脚至脚延时,16位计数的最高工作频率为118MHz。AMD公司推出的MACH5系列产品,其单片密度最多达2万门,引脚到引脚的延时为7.5ns,构成计数器时最高工作频率达125MHz。目前CPLD的集成度最多可达25万个等效门,最高工作速度已达180MHz。可编程集成电路的线宽已广泛采用0.35μm工艺,各厂家正在积极开发0.18μm和0.5μm工艺的器件。第3讲PLD概述FPGA的门延时已小于3ns。Xilinx公司生产的FPGA从最初的1200个可利用门发展到现在已达25万个可利用门,规模已扩大了200多倍。在系统可编程技术、边界扫描技术的出现也使器件在编程技术和测试技术及系统可重构技术方面有了很快的发展。第3讲PLD概述目前世界各著名半导体器件公司,如Xilinx、Altera、Lattice和AMDAtmel等公司,均可提供不同类型的CPLD、FPGA产品,众多公司的竞争促进了可编程集成电路技术的提高,使其性能不断完善,产品日益丰富。可以预计,可编程逻辑器件将在结构、密度、功能、速度和性能等各方面得到进一步发展,并在现代电子系统设计中得到更广泛的应用。第3讲PLD概述3.2PLD分类3.2.1按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件(LDPLD)和高密度可编程逻辑器件(HDPLD)两类。LDPLD主要指早期发展起来的PLD,它包括PROM、PLA、PAL和GAL四种,其集成密度一般小于700门/片。这里的门是指PLD等效门。第3讲PLD概述HDPLD包括EPLD、CPLD和FPGA三种,其集成密度大于700门/片。随着集成工艺的发展,HDPLD的集成密度不断增加,性能不断提高。如Altera公司的EPM9560,其密度为12000门/片,Lattice公司的pLSI/ispLSI3320为14000门/片,AMD公司的M5-512为20000门/片,Xilinx公司的XC4020为20000门/片,等等。目前集成度最高的HDPLD可达25万门/片。第3讲PLD概述3.2.2按编程方式分类可编程逻辑器件的编程方式分为两类:一类是一次性编程(OneTimeProgrammable,简称OTP)器件;另一类是可多次编程器件。OTP器件只允许对器件编程一次,编程后不能修改,其优点是集成度高、工作频率和可靠性高、抗干扰性强。可多次编程器件的优点是可多次修改设计,特别适合于系统样机的研制。第3讲PLD概述可编程逻辑器件的编程信息均存储在可编程元件中。根据各种可编程元件的结构及编程方式,可编程逻辑器件通常又可以分为四类:①采用一次性编程的熔丝(Fuse)或反熔丝(Antifuse)元件的可编程器件。②采用紫外线擦除、电可编程元件,即采用EPROM、UVCMOS工艺结构的可编程器件。③采用电擦除、电可编程元件。其中一种是E2PROM,即采用E2CMOS工艺结构的可编程器件;另一种是采用快闪存储单元(FlashMemory)。第3讲PLD概述④基于静态存储器SRAM结构的编程器件。以上四类器件中第①类属于一次性编程器件,第②、③、④类属于可多次编程器件。基于EPROM、E2PROM和快闪(Flash)存储器的可编程器件的优点是系统断电后,编程信息不丢失。其中基于E2PROM和快闪存储器的编程器件可以编程100次以上,因而得到广泛应用。在系统编程(ISP-InSystemProgrammable)器件就是利用E2PROM或快闪存储器来存储编程信息的。基于只读存储器的可编程器件还设有保密位,可以防止非法复制。第3讲PLD概述基于SRAM的可编程器件的缺点是,编程信息在系统断电后会丢失,是易失性器件。多数FPGA是基于SRAM的可编程器件。它在每次上电工作时,需要从器件外部的EPROM、E2PROM或其它存储体上将编程信息写入器件的SRAM中。这类可编程器件的优点是可进行任意次数的编程,并在工作中可以快速编程,实现板级和系统级的动态配置,因而也称为在线重配置(InCircuitReconfigruable,简称ICR)的可编程逻辑器件或可重配置硬件。第3讲PLD概述下面介绍几种可编程元件的编程原理。1.熔丝和反熔丝元件的编程原理最早的可编程逻辑器件采用熔丝编程方式。熔丝编程元件的原理图如图所示。其中，每个存储元件由一只三极管和串在发射极的熔丝组成。三极管的be相当于接在字线与位线之间的二极管。第3讲PLD概述熔丝元件原理图地址译码器……………………W0W2－1熔丝元件存储矩阵VCC…A0An－1n位线字线…第3讲PLD概述编程时,如果需要某处存放信息“0”，则只要按地址提供一定的脉冲电流，将该处熔丝烧断即可。而未熔断熔丝的地方即表示存放了信息“1”。采用熔丝编程工艺的PLD有PROM、PAL、EPLD及FPGA的一部分产品。这种编程方式速度较高,但功耗大。它的主要缺点是熔丝烧断后不能恢复,因此只能一次性编程,不能重复编程和修改。一次性编程的PLD不适宜在系统的研制、开发和实验阶段使用。另外,熔丝元件要留出较大的保护空间,因此占用芯片的面积也比较大。第3讲PLD概述反熔丝元件克服了熔丝元件的缺点,它通过击穿介质达到连通线路的目的。下图为PLICE反熔丝元件结构原理图。PLICE反熔丝生长在N+扩散层和多晶硅之间的介质上,其生产工艺和CMOS、双极型