用CPLD支持多个SD器件

作者：MarkNgXilinx公司CPLD应用工程主管应用工程师[e-mail]在一个系统中添加多个安全数字(SD)器件的需求日益增长。然而，问题是大多数主机器件/处理器（如IntelPXA270、TIOMAP和QualcommMSM处理器）都只提供一个SD接口。幸运的是，使用复杂可编程逻辑器件(CPLD)即可使主机器件支持任意数量的SD器件。本文详细讲述一种基于可缩放自动侦测双向多路复用器的设计。图1所示为通用的CPLD使用模型，可以为仅自带一个SD接口的给定主机器件集成任意数量的SD端口。CPLD处于主机控制器和SD器件之间。这样，CPLD器件便起到双向多路复用器的作用，使主机器件能够与选定的任意SD器件通信。更重要的是，这种设计没有方向控制引脚，也就是说CPLD自动检测数据流方向。这种实现方法极其灵活且可缩放，允许任意增减SD端口数量。这种设计还支持SPI模式、1位数据模式和4位数据模式中任意一种定义的SD卡模式。在此类应用中使用CPLD器件，主要目的是为主机控制器增加SD端口，而次要作用是在主机器件与SD卡之间实现电平转换和逻辑隔离。图1所示为主机器件是1.8V而SD器件是3.3V的情形。业界最新CPLD的待机电流微不足道，而动态功耗极低。因此，在系统中集成一个复杂可编程逻辑器件不会显著影响功率预算。符合SDA规范根据SDA（安全数字协会）规范的规定，一条SD总线只能支持一个SD器件。时钟引脚可以共用，但DAT[3:0]和CMD线则必须由每个SD器件独占。有关详情，请见图2。此参考设计完全符合SDA规范。下一部分讲解当使用只有一条总线的控制器支持任意数量的SD器件时如何满足上述要求。CPLD设计图3所示框图为用此设计实现两个SD器件共用同一SD主机接口的典型用法。从概念上讲，可以将这种设计视为并用作双向多路复用器。主机器件通过“选择”信号控制CPLD，从而指示与哪个SD器件通信。一旦选中某个SD器件，CPLD器件中的逻辑便自动检测数据流的方向，并且让数据相应流动（从主机器件流向SD卡，或从SD卡流向主机器件）。此设计不需要方向控制引脚，因此使用方便。当多路复用器相应切换时，主机器件可分别访问各SD器件，而不会影响另一SD器件的状态。如果主机器件和赛灵思中国通讯28期©2008XilinxInc.版权所有。XILINX、Xilinx标志以及本文件中包括的其他品牌名称，是Xilinx,Inc.的商标。所有其他商标都是其各自所有者的财产。用CPLD支持多个SD器件用CPLD创建SD多路复用器首刊于《PLDDesignLine》()。CMPMediaLLC版权所有。经允许再版。SDDeviceCoolRunner-IICPLDHostController(ASICoruP)SDDevice3.3VSelectLines1.8V图1-用CoolRunner-IICPLD增加SD端口技术长廊SD器件都未驱动数据，则CPLD让系统处于默认的呈弱上拉状态的高阻抗。此电路的主要用途是加强主机器件的SD能力，但也可用此电路提供电平转换和/或逻辑隔离。实现细节图4所示为1:2双向多路复用器设计的实际逻辑电路，该设计可用VHDL语言描述。在初始或空闲状态下，主机器件和SD卡应处于呈弱上拉状态的高阻抗。因此，图4中的电路设计为对CPLD的输出缓冲器进行三态控制，从而使外部上拉电阻起作用。寄存器A(A_REG)和寄存器B(B_REG)都设计成在上电时初始化为逻辑“0”。通过向CPLD输入“选择”信号来选择SD卡。当“选择”信号为逻辑“0”时选择SD1，而当“选择”信号为逻辑“1”时选择SD2器件。为电路叙述简明起见，我们假设在以下讨论中主机器件只选择与SD1通信。此设计在自动方向控制方面的实现方式为：当主机器件与SD1器件二者之一置为低时启动事务。例如，如果主机器件准备向SD1器件传送数据，则主机器件通过将A侧置为低来开始传送。在置为低时，电路中的逻辑检测到置低的下降沿，并且通过启用“B”输出缓冲器来响应，而“A”输出缓冲器仍保持无效状态。尤其是当A置为低时，会向A_REG的时钟输入传送一个上升沿。继时钟控制之后，A_REG的Q输出变为逻辑“1”，从而阻止信，则电路的“选择”信号输入置为逻辑“1”，其事件顺序与上述相似。设计验证对于此电路，已用ModelSim进行过广泛的功能和时序仿真，测试激励已经包括在参考设计中。图5所示为部分仿真结果。在图5的第一部分中，“选择”信号输入保持为低。白色虚线指示“弱1”状态，换言之就是表示上拉状态。在第一个事务中，主机器件尝试向SD1传送数据，SD1随即响应。紧接着，B_REG接收时钟控制事件。当A变为低时，逻辑门B1在A_REG时钟控制与触发的同时输出一个逻辑“1”。这样便可启用“B”输出缓冲器，而B最终会跟随A置为低。反之，当A从低转为高时，逻辑门B1输出一个低信号，对B输出缓冲器进行三态控制。这样便通过外部上拉电阻强制B变为高。一旦A侧和B侧都变为高，则A_REG和B_REG复位到0。此过程无限重复。当SD1要向主机器件传送数据时，情况相反。另外，如果主机器件准备与SD2器件通SDMemoryCard(A)HostCLKCLKVDDVDDVSSVSSD0-3,CMDCLKVDDVSSD0-3,CMDD0-3(A)CMD(A)D0-3(B)CMD(B)SDMemoryCard(B)SDBusSD1SD2CoolRunner-IICLKCLKSDHostControllerBidirectionalMUXCMDDAT0DAT1DAT2DAT3CMDDAT0DAT1DAT2DAT3CMDDAT0DAT1DAT2DAT3CLKSDBus1SDBus2SDSelect2SDSelect1ABQDA_REGSELRQDB_REGSELSD1SD2RSELQDRSEL图2-SD系统总线拓扑结构图3-模块级图：双向多路复用器图4-两个SD器件的SD多路复用器电路2008年春季刊技术长廊SD1器件尝试向主机器件传送数据，主机器件随即响应。当“选择”信号输入置为低时，发生类似事件。主机器件向SD2器件传送数据，然后SD2器件向主机器件传送数据。Xilinx制作了一块SD多路复用器演示板，并用该电路板验证了此双向多路复用设计。图6所示为该演示板，在中间位置有一个CoolRunner™-IIXC2C32ACPLD。沿该板的上边缘是两个SD卡插槽。该板的最下部分是依照SD卡的实际尺寸设计的。图7所示为插在USBSD卡读卡器中的演示板。不出所料，无论是第一张卡还是第二张卡，XC2C32A都能使PC与之完美地通信。器件资源占用率表1列出了各种实现的器件资源占用率统计数据。如SDA规范中所述，SD卡有三种定义的信令模式，即：SPI模式、1位数据传输模式和4位数据传输模式。此设计可轻松适用于任意一种选定模式。该设计还允许使用任意数量的SD扩展端口，默认的VHDL代码设置为两个端口。电压和电流考虑事项SDA规范对SD卡规定了严格的电压和电流要求。可编程逻辑器件功耗极低且具有I/O分组等功能，因此非常适合这种应用。I/O可以配置成1.5V、1.8V、2.5V或3.3V，因此可以连接任何SD器件。CPLD还包含I/O组，因而具有在处理器与SD卡之间进行电压转换的功能。现代复杂可编程逻辑器件的极低功耗特性使待机工作电流低达15µA。在系统中增加一个低功耗CPLD对电流预算影响甚微。VHDL下载用于对这些设计进行编译和仿真的VHDL文件位于：www.xilinx.com/cn/products/silicon_solutions/cplds/resources/coolvhdlq.htm。结论随着SD器件的推广，将越来越需要用主机控制器支持多个SD器件的方法。本文针对手头问题提供了一种经过验证的解决方案。此解决方案让设计人员能够灵活地选择在一个系统中实现两个或更多SD器件。SD扩展器件宏单元占用率宏单元占用率端口数（SPI或1位数据模式）（4位数据传输模式）1XC2C32A13个宏单元19个宏单元2XC2C32A21个宏单元30个宏单元3XC2C64A27个宏单元39个宏单元图5-仿真结果图6-XilinxSD多路复用器演示板图7-插在USBSD卡读卡器中的Xilinx演示板表1-各种实现的器件资源占用率统计数据赛灵思中国通讯28期技术长廊