第9章可编程逻辑器件(PLD)

第9章可编程逻辑器件（PLD）可编程逻辑器件PLD概述可编程逻辑器件PLD的基本单元可编程只读存储PROM和可编程逻辑阵列PLA可编程逻辑PAL和通用逻辑阵列GAL高密度可编程逻辑器件HDPLD原理及应用现场可编程门阵列FPGA随机存取存储器（SRAM）是由编程来确定其逻辑功能的器件，ProgrammableLogicalDevice，简称PLD。是大规模集成电路技术的飞速发展与CAD、CAM和CAT相结合的一种产物,是数字逻辑电路向着超高集成度、超低功耗、超小型封装和专用化方向发展并采用“阵列逻辑”技术生产的器件。是数字系统设计的主要硬件基础。9-1可编程逻辑器件PLD概述PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、PROM、PLA、PAL、GAL和FPGA等，它们组成基本相似。一、PLD的基本结构与阵列或阵列乘积项和项PLD主体输入控制电路输入信号互补输入输出控制电路输出函数反馈输入信号通过三态门、寄存器直接输出或反馈至输入端二、可编程逻辑器件的基本结构PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出一、可编程逻辑器件的基本结构输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力。输入缓冲电路(a)一般画法(b)PLD中的习惯画法(a)(b)AAAAAA由多个多输入与门组成，用以产生输入变量的各乘积项。例如CABCCABBAW7=ABCABCW0=与阵列PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出一、可编程逻辑器件的基本结构由多个多输入与门组成，用以产生输入变量的各乘积项。PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出CABCCABBAW7=ABCABCW0=●●●●●●与阵列的PLD习惯画法一、可编程逻辑器件的基本结构由图可得Y1=ABC+ABC+ABCY2=ABC+ABCY3=ABC+ABC例如ABC●●●Y3Y2Y1●●●●●●●●●●●●●与阵列或阵列PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。一、可编程逻辑器件的基本结构由PLD结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出PLD的输出电路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。一、可编程逻辑器件的基本结构二、PLD的逻辑符号表示方法1.输入缓冲器表示方法AAA2.与门和或门的表示方法ABCDF1固定连接编程连接F1=A•B•CABCDF2F2=B+C+DPLD具有较大的与或阵列，逻辑图的画法与传统的画法有所不同下图列出了连接的三种特殊情况:1.输入全编程，输出为0。2.也可简单地对应的与门中画叉，因此E=D。3.乘积项与任何输入信号都没有接通，相当与门输出为1。下图给出最简单的PROM电路图，右图是左图的简化形式。实现的函数为：BABAF1BABAF2BAF3固定连接点（与）编程连接点（或）PLD器件中连接的习惯画法固定连接可编程连接断开连接PLD中与门和或门的习惯画法(a)(b)YCABCBAACBYYYCBA≥1通常简称HDPLDFPGA主要优点：速度快，实现数据处理能力强；阵列型HDPLD主要优点：容量大，实现逻辑控制的能力强。低密度PLD高密度PLD(即HighDensityPLD，简称HDPLD)阵列型HDPLD现场可编程门阵列HDPLD集成度1000门的PLD称为HDPLD(一)按集成密度分类FieldProgrammableGateArray，简称FPGA。PROM、PLA、PAL和GAL均属低密度PLD。三、可编程逻辑器件的类型ISP器件由于密度和性能持续提高，价格持续降低，开发工具不断完善，因此正得到越来越广泛的应用。在系统可编程逻辑器件普通PLD普通PLD需要使用编程器进行编程，而ISP器件不需要编程器。(二)按编程方式分类即In-SystemProgrammablePLD(简称ispPLD)(三)按可编程部位分类类型与阵列或阵列输出电路PROM(即可编程ROM)固定可编程固定PLA(即ProgrammableLogicArray，可编程逻辑阵列)可编程可编程固定PAL(即ProgrammableArrayLogic，可编程阵列逻辑)可编程固定固定GAL(即GeneticArrayLogic，通用阵列逻辑)可编程固定可组态PROM、PAL和GAL只有一种阵列可编程，称为半场可编程逻辑器件，PLA的与阵列和或阵列均可编程，称为全场可编程逻辑器件。目前多用GAL。因为GAL可重复编程、工作速度高、价格低、具有强大的编程工具和软件支撑，并且用可编程的输出逻辑宏单元取代了固定输出电路，因而功能更强。四、PLD的性能特点采用PLD设计数字系统具有如下特点：1.减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几倍到十几倍，2.增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制。3.缩短设计周期：由于有可编程特性，用PLD设计一个系统所需时间比传统方式大为缩短。4.提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度。7.系统具有加密功能：某些PLD器件，如GAL或高密度可编程逻辑器件本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密，器件的逻辑功能无法被读出，有效地防止逻辑系统被抄袭。5.降低系统成本：由于PLD集成度高，测试与装配的量大大减少，避免了改变逻辑带来的重新设计和修改，有效地降低了成本。6.提高系统的可靠性：用PLD器件设计的系统减少了芯片和印制板数量，增加了平均寿命,减少相互间的连线，提高抗干扰能力，从而增加了系统的可靠性。五、用PLD实现逻辑电路的方法与过程用可编程逻辑器件来设计电路需要相应的开发软件平台和编程器，可编程逻辑器件开发软件和相应的编程器多种多样。可编程逻辑器件设计电路过程如下图所示电路方设案计设计输入优化电路选择器件编程器件功能时序检查特别是一些较高级的软件平台，一个系统除了方案设计和输入电路外，其它功能都可用编程软件自动完成。9-2可编程逻辑器件PLD的基本单元编程单元：PLD中用来存放数据的基本单元非易失性有多种编程单元，其特点为掉电后信息不会丢失，它一般用于只读存储器ROM。易失性单元：这种基本单元采用的是静态随机存储器（SRAM）结构，其特点为掉电以后信息就要丢失，现场可编程门阵列（FPGA）采用这种编程单元。非易失性单元：编程单元编程方式一次编程：信息一次编程固定好的，如编程元件PROM。编程单元采用的是熔丝型开关多次编程：根据需要将数据储存在编程单元中，并可多次写入和擦除，如UVEPROM和E2PROM。编程单元采用的是浮栅技术一、熔丝型开关A1A2Y1Y2Y3Y4十进制0001101100000001010010010149二、浮栅编程技术用浮栅编程技术生产的编程单元是一种能多次改写的ROM，即已写入的内容可以擦去，也可以重新写入新的内容。（一）叠栅型（SIMOS）存储单元25V25VGND—111无110++++开启电压加大++++++开启电压5V5VGND浮栅上的电荷无放电通路，没法泄漏。用紫外线照射芯片上的玻璃窗，则形成光电电流，把栅极电子带回到多晶硅衬底，SIMOS管恢复到初始的导通状态。隧道80埃面积大向浮栅写入电荷时，G加25V，D接GND擦除浮栅电荷时，G加5V，D接25V（二）隧道型（FLOTOX）储存单元前面研究的可擦写存储器的缺点是要擦除已存入的信息必须用紫外光照射一定的时间，因此不能用于快速改变储存信息的场合，用隧道型储存单元制成的存储器克服了这一缺点，它称为电可改写只读存储器E2PROM，即电擦除、电编程的只读存储器。FLOTOX管的结构剖面示意图如图所示。它与叠栅型管的不同在于浮栅延长区与漏区N之间的交叠处有一个厚度约为80埃的薄绝缘层（三）闪速型（Flash）存储单元闪速存储单元又称为快擦快写存储单元。右图是闪速存储单元剖面图。闪速存储单元去掉了隧道型存储单元的选择管，它不像E2PROM那样一次只能擦除一个字，而是可以用一个信号，在几毫秒内擦除一大区段。因此，闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使用闪速存储单元制成的PLD器件密度更高。Flash工作原理类似于叠栅型存储单元，但有两点不同之处：1.闪速存储单元源极的区域Sn+大于漏极的区域Dn+，两区域不是对称的，使浮栅上的电子进行分级双扩散，电子扩散的速度远远大于叠栅型存储单元；2.叠栅存储单元的浮栅到P型衬底间的氧化物层约200埃左右，而闪速存储单元的氧化物层更薄，约为100埃。（四）、六管静态存储单元闪速存储单元的可再编程能力约为10万次左右，但还是不及SRAM那样有无限制的再编程能力，以SRAM为存储单元的现场可编程门阵列（FPGA）可以实现无限次从一种运行逻辑转换到另一种运行逻辑的功能。下图是SRAM六管存储单元，由两个具有有源下拉n沟道晶体管和有源上拉p沟道晶体管交互耦合的倒相器组成。D1、D2为两个传输NMOS管，其栅极接到字线，源极分别接到两条互补的位线上，起传输作用。9-3可编程只读存储器PROM和可编程逻辑阵列PLA一、可编程只读存储器PROMPROM的结构是与阵列固定、或阵列可编程的PLD器件，对于有大量输入信号的PROM，比较适合作为存储器来存放数据，它在计算机系统和数据自动控制等方面起着重要的作用。对于较少的输入信号组成的与阵列固定、或阵列可编程的器件中，也可以很方便地实现任意组合逻辑函数。例1：下图是一个8（字线）×4（数据）的存储器数据阵列图。3-8线译码器8×4存储单元矩阵输出缓冲器地址码输入端数据输出端字线由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。如当地址码A2A1A0＝000时，通过地址译码器，使字线P0＝1，将字线P0上的存储单元存储的数据0000输出，即D0～D3＝0000。将左图地址扩展成n条地址线，n位地址码可寻址2n个信息单元，产生字线为2n条，其输出若是m位，则存储器的总容量位2n×m位。EPROM有各种类型的产品，下图是紫外线擦除、电可编程的EPROM2716器件逻辑框图和引脚图。EPROM2716是211×8位可改写存储器，有11位地址线A0～A10，产生字线为2048条，D7～D0是8位数据输出/输入线，编程或读操作时，数据由此输入输出。CS为片选控制信号是低电平有效。OE/PGM为读出/写入控制端低电平时输出有效，高电平进行编程，写入数据若当EPROM2716的容量不能满足使用要求，且仅有2716芯片时，可用多片并联来扩展地址线和数据线。下图是将2片2716扩展成2048×16的数据位进行扩展连接示意图。两片的数据线排列成D0～D15其余线全部并联。从组合电路角度来看:输入地址信号即为电路的输入逻辑变量地址译码器产生2n个字线即为固定与阵列产生2n个乘积项存储矩阵即为或阵列把乘积项组合成m个逻辑函数输出。例：试用适当容量的PROM实现两个两位二进制数比较的比较器。（1）两个两位二进制数分别为A1A0和B1B0，当A1A0大于B1B0时，F1＝1，A1A0等于B1B0时，F2＝1，A1A0小于B1B0时，F3＝1，下表给出了两位二进制和比较结果的输入输出对照表，NOA1A0B1B0F1F2F301234567891011121314150000000100100011010001010110011110001001101010111100110111101111010001001001100010001001100100010001100100100010由此可写出输出逻辑函数的最