第一章可编程逻辑器件基础

第一章可编程逻辑器件基础概述从逻辑器件的功能和使用方法看，最初的逻辑器件全部采用标准通用片，后来发展到采用现场片和用户片。通用片的功能是器件厂制造时定死的，用户只能拿来使用而不能改变其内部功能。通用片有门、触发器、多路开关、加法器、寄存器、计数器、译码器等逻辑器件和随机读写存储器件。用户片是完全按用户要求设计的VLSI器件。它对用户来讲是优化的，但是设计周期长，设计费用高，通用性低，销售量少。用户片一般称为专用集成电路(ASIC)，但是它也向通用方向发展。由于通用片和全用户片的使用范围有限，20世纪70年代以后陆续出现了用户可在现场更改其内容(功能)的现场片，如EPROM，FPLA，PAL，GAL，FPGA等一类可编程逻辑器件，通称为PLD器件。它们规整通用，适合采用高集成度技术，因此，在数字系统中得到了迅速的应用。可编程逻辑器件基础低密度的PLD器件的基本框图如图1.1所示，它由输入缓冲、与阵列、或阵列、输出缓冲等四部分功能电路组成。根据与门阵列、或门阵列和输出结构的不同，低密度的PLD可分为四种基本类型：PROM，FPLA，PAL，GAL。数据输入输入缓冲与阵列或阵列输出缓冲数据输出{}....图1.1PLD的基本框图说明一．PLD的基本结构可编程逻辑器件基础组成功能输入功能输入缓冲器产生输入变量的原变量和反变量与阵列与门阵列产生输入变量的与项(乘积项)或阵列或门阵列将与阵列输出的乘积项有选择的进行或运算,形成与或式,实现函数输出功能三态门寄存器产生输出信号,提供反馈信号1．连接硬线连接断开连接接通连接.二．PLD的有关逻辑约定可编程逻辑器件基础二．PLD的有关逻辑约定2．缓冲器A{输入{B=AC=A＿输出可编程逻辑器件基础二．PLD的有关逻辑约定ABCDPLD的表示法ADBC表达式为:D=ABC3．与门传统表示法可编程逻辑器件基础4．或门D=A+B+CABCD...表达式为:二．PLD的有关逻辑约定可编程逻辑器件基础例题1DABB_A_ABDB_A_D=AABB=0__简化表示表达式为：可编程逻辑器件基础________.分析:O1=ABO2=ABO3=0O=O1+O2=AB+AB=AOB=AOB+例题2ABOO1O3O2可编程逻辑器件基础可编程逻辑器件的发展70年代初期的PLD主要是可编程只读存储器(PROM)和可编程逻辑阵列(PLA)。在PROM中，与门阵列是固定的，或门阵列是可编程的；器件采用熔断丝工艺，一次性编程使用。70年代末期的PLD出现了可编程阵列逻辑(PAL)器件。在PAL器件中，与门阵列是可编程的，或门阵列是固定连接的，它有多种输出和反馈结构，为数字逻辑设计带来了一定的灵活性。但PAL仍采用熔断丝工艺，一次性编程使用。可编程逻辑器件的发展80年代中期的PLD通用阵列逻辑(GAL)器件问世，并取代了PAL。GAL器件是在PAL器件基础上发展起来的新一代器件。和PAL一样，它的与门阵列是可编程的，或门阵列是固定的。但由于采用了高速电可擦CMOS工艺，可以反复擦除和改写，很适宜于样机的研制。它具有CMOS低功耗特性，且速度可以与TTL可编程器件相比。特别是在结构上采用了“输出逻辑宏单元”电路，为用户提供了逻辑设计和使用上的较大灵活性。80年代中后期的PLD80年代后期问世的FPGA(现场可编程门阵列)器件，FPGA属于较高密度的PLD器件。FPGA的基本结构有两类：一类是在PAL基础上加以改进和扩展形成的；另一类是逻辑单元型，逻辑单元之间是互联阵列。这些资源可由用户编程。PLD的分类及特点PROM----可编程存储器PLA----可编程逻辑阵列PAL----可编程阵列逻辑GAL----通用可编程阵列逻辑FPGA----现场可编程门阵列ispLSI----在系统可编程大规模集成电路PLDPLD的分类及特点只读存储器(ROM)有掩模式ROM，PROM，EPROM，E2PROM，EAROM，FLASH等形式，是非易失性存储器。这类存储器可靠性高，一般用来存放固定的程序或数据。现场可编程逻辑阵列(FPLA)的与阵列和或阵列均可编程，可以实现组合逻辑和时序逻辑。可编程阵列逻辑(PAL)的结构和FPLA相似，也由与阵列及或阵列两部分组成，其中与阵列可编程，或阵列固定。通用阵列逻辑(GAL)是80年代中期在PAL的基础上发展起来的器件，GAL器件是一种电擦除的可编程器件，特别适合于研制开发阶段使用。PLD的分类及特点现场可编程门阵列(FPGA)是90年代中后期发展起来的一种可编程的大规模集成器件，它既有门阵列的结构和性能，又具有现场可编程的特点，而且可以反复地擦除和重新编程，适用于ASIC的研制。FPGA的体系结构核心是可组态的逻辑块。PLD器件自20世纪70年代发明以来，从熔丝型到光擦除型；到80年代又发展成为点擦除型；到90年代则进一步发展成为在系统编程型。在系统编程（ISP)，是指用户具有在自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或反复改写的能力。ISP为用户提供了传统的PLD技术无法达到的灵活性，带来了巨大的时间效益和经济效益，是可编程逻辑技术的实质性飞跃，因此被称为PLD设计技术的一次革命。ISP技术的特点ISP器件的出现，全面实现了硬件设计与修改的软件化，使得数字系统的设计面貌焕然一新。也就是说，硬件设计变得像软件一样易于修改，硬件的功能可以随时进行修改，或按预定程序改变组态进行重构。这不仅扩展了器件的用途，缩短了系统调试周期，而且还根除了对器件单独编程的环节，省去了器件编程设备，简化了目标设备的现场维护和升级工作。ISP技术的特点传统的样机设计，首先根据功能选定某种重要逻辑构件，进行系统级逻辑设计，电路板设计，装配调试。如果要增减逻辑或修改逻辑，必须首先推倒原来设计的电路板，再重新设计新的电路板，之后再进行装配调试，直至样机设计工作完毕。当采用ISP器件进行设计时，可把上述重要部件全部安放在样机板上，然后再用可编程逻辑器件和可编程开关器件按预定功能将其联系起来。若要改变设计，无论是增减还是修改逻辑，都能够通过设计工具软件在数分钟内完成。重构的逻辑通过一根五芯编程电缆从计算机写入到样机板上的ISP器件之中。这种无需改动元器件或印制电路板就可修改系统功能的特点是ISP技术的优点之一。由于ISP技术能够在不取下器件的情况下直接在线路板上重新编程，直接在芯片上对设计进行修改与验证，从而允许一些无法预料的逻辑变动在设计过程中能够早日确定，因此可大大缩短系统的设计、调试周期，是一种全新的设计方法，并支持设计方案的保密。ISP技术的特点ISP器件的设计流程图图1.2ISP器件的设计流程图ISP逻辑器件系列美国Lattice公司是世界上第一片GAL的诞生地。近年来，该公司在高密度可编程逻辑器件(HDPLD)的研制方面取得很大进展。特别是90年代发明并率先推出的ISP技术，开拓了新一代的PLD。Lattice公司已将ISP技术应用到HDPLD中，形成ispLSI系列高密度在系统可编程逻辑器件。ispLSI器件是最早问世的ISP器件，它既有可编程逻辑器件PLD的性能与特点，又有现场可编程逻辑阵列PGA的高密度和灵活性。其系统速度可达135MHZ，逻辑集成密度可达25000门以上，是先进的HDPLD。ispLSI器件能够满足对高性能系统逻辑的需求，广泛适用于数据处理、通信、图形处理、空间技术、军事装备、工业控制和测量仪器等领域。它强有力的结构能够实现各种逻辑功能，其中包括寄存器、计数器、多路选择器、译码器和复杂状态机。目前Lattice公司生产的ispLSI器件有六个系列：1000系列，2000系列，3000系列，5000V系列，6000系列，8000系列。ISP逻辑器件系列ispLSIl000系列系统工作频率：125~80MHz引脚至引脚延迟(最大值)：7.5~15nsPLD门密度：2000~8000封装：44脚至128脚PLCC，TQEP，JLCC，PQFP或CPGAispLSIl000系列中1016、1024、1032的性能参数性能参数ispLSI1016ispLSI1024ispLSI1032等效门数200040006000最高工作频率fmax(MHz)1109090传输时延tqd(ns)101012宏单元数6496128触发器数96144192输入与I/O数365472ISP逻辑器件系列下面以ispLSI1032器件为例，说明其特点与性能。(1)速度指标：ispLSI1032有128个宏单元，最高工作频率fmax为90Mhz，传输时延tpd为12ns。(2)同步时钟：每个器件有3个时钟，既可以从外部时钟端输入，又可以由内部时钟电路产生。(3)输入寄存器／锁存器：每个I/O单元均有一个输入寄存器／锁存器。(4)对锁定引脚的布线灵活性：对锁定引脚的布线比较灵活，宏单元输出通过输出布线区能够连到不同的引脚上。(5)制作工艺：采用E2CMOS工艺制作，有可重新编程能力，有小于1s的快速擦除能力，而且在出厂前可100％地进行测试。ispLSI系列器件是基于与或阵列结构的复杂PLD产品。芯片由若干个巨块组成，巨块之间通过全局布线区GRP连起来，每个巨块包括若干个通用逻辑块GLB、输出布线区ORP、若干个I/O引脚和专用输入引脚。例如：ispLSI1032芯片有84个引脚，其中64个是I/O引脚，集成密度为6000个等效门，每片含68个触发器和64个锁存器，管脚与管脚延迟为12ns，系统最高工作频率为90MHz。ispLSI1032的功能框图和引脚图。ispLSI器件的结构ispLSI1032的功能框图和引脚图。图1.3ispLSI1032总体结构图ispLSI器件的结构1.全局布线区GRP出全局布线区GRP位于芯片的中央。它以固定的方式将所有片内逻辑联系在一起，供设计者使用，和通用总线的功能是一致的。其特点是其输入／输出之间的延迟是恒定的和可预知的。例如:110MHz档级的芯片在带有4个GLB负载时其延迟时间为0.8ns，和输入、输出的位置无关。这个特点使片内互连性非常完善，使用者可以很方便地实现各种复杂的设计。2.通用逻辑块GLB通用逻辑块GLB是ispLSI器件的最基本逻辑单元，紧挨GRP四边的小方块，标示为A0，A1,…，A7；B0，B1，…，B7等，每边8块，共32块。它由与阵列、乘积项共享阵列、四输出逻辑宏单元和控制逻辑组成。ispLSI器件的结构3.布线区1.内部结构ORP是介于GLB和输入输出单元IOC之间的可编程互连阵列，阵列的输入是8个GLB的32个输出端，而阵列的16个输出则分别与该侧的16个IOC相连。2.ORP的功能通过对ORP的编程，可以将任一个GLB的输出灵活地送到16个I/O端的某一个。由于IOC和GLB之间没有一对一关系，因而可以将GLB的编程和对外部引脚的排列分开进行。这一特点使得在不改变外部引脚排列的情况下可以修改芯片内部的逻辑设计。在ORP旁边还有16条通向中央布线区GRP的输入总线。I/O单元可以使用，GLB的输出也可以通过ORP使用它，从而方便地实现了I/O端复用的功能和GLB之间的互连。有时为了高速工作，GLB输出跨过ORP直接与I/O单元直接相连。ispLSI器件的结构4.输入输出单元IOC输入输出单元是ispLSI1016总框图中最外层的小方块，共有32个。I/O单元的用途是：将输入信号、输出信号、输入输出双向信号与具体的I/O管脚相连接，从而构成输入、输出、三态输出的双向I/O口。IOC中的触发器有两种工作方式：一是锁存方式，触发器在时钟信号低电平时锁存；二是寄存器方式，在时钟信号上升沿时将信号打入。两种方式通过R/L端编程来确定。I/O单元的各种工作组态◆输入组态：包括输入缓冲、锁存输入、寄存器输入。◆输出组态：包括输出缓冲、反向输出缓冲、三态输出缓冲。◆双向组态：包括双向I/O、带有寄存器的双向I/O。ispLSI器件的结构5.巨块1.巨块的组成巨块是GLB及其对应的ORP、IOC等的总称。不同类别、不同型号的ispLSI器件，其主要区别在于