第4章-组合逻辑电路---课后答案..

第4章[题4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。A图P4.1BCY1PAB21PBP31PAP423PCPP5234PPPP64PCP56YPP图P4.2解：（1）逻辑表达式5623442344232323232323YPPPPPCPPPPCPPPCCPPPPCCPPPPCPPC2311PPBPAPBABAABABAB2323YPPCPPCABABCABABCABABCABABCABCABCABCABC（2）真值表ABCYABCY00011000001010110100110101111110（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y=1，否则Y=0。[题4.3]分析图P4.3电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。A图P4.3BCY1Y2[解]解：2YABBCAC12YABCABCYABCABCABBCACABCABCABCABC（）（））真值表：ABCY1Y20000000110010100110110010101011100111111由真值表可知：电路构成全加器，输入A、B、C为加数、被加数和低位的进位，Y1为“和”，Y2为“进位”。[题4.4]图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y1～Y4的逻辑式，列出真值表。图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。3232211,,AAYAYAY，4324AAAY（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。、COMP=1、Z=0时的真值表COMP=0、Z=0的真值表从略。[题4.5]用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。[解]题4.5的真值表如表A4.5所示，逻辑图如图A4.5(b)所示。十进制数A4A3A2A1Y4Y3Y2Y1十进制数A4A3A2A1Y4Y3Y2Y1000001001810000001100011000910010000200100111伪码101001113001101101011011040100010111000101501010100110101006011000111110001170111001011110010表A4.5输入输出ABCD00000000010101010001101100011011Y000010001010101011111111000110110001101100010111输入输出ABCDY由表4.5可写输出逻辑函数式YABCDABCDABCDABCDABCDABCABDACDBCD填卡诺图，如图A4.5(a)所示合并最小项，得最简与—或式YABCABDACDBCD0001111000011110YABCD0000001001110010图A4.5aAYBC图A4.5bD[题4.6]有一水箱由大、小两台泵ML和MS供水，如图P4.6所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。图P4.6[解]题4.6的真值表如表A4.6所示。表A4.6ABCMSML0000000110010××01101100××101××110××11111真值表中的CBA、CBA、CBA、CAB为约束项，利用卡诺图图A4.4(a)化简后得到：图A4.60010×0111101×××BCSM0100010×0111100×××LM11SMABCLMBABCAACBSMLM(a)(b)SMABC，LMB（MS、ML的1状态表示工作，0状态表示停止）。逻辑图如图A4.6(b)。[题4.7]设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。[解]题4.7的真值表如表A4.7所示。表A4.7二进制代码循环码二进制代码循环码A3A2A1A0Y3Y2Y1Y0A3A2A1A0Y3Y2Y1Y000000000100011000001000010011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000由真值表得到33AY，232AAY，121AAY，010AAY逻辑图如图A4.7所示。图A4.71Y2Y3Y4Y1A2A3A4A[题4.8]试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图4.3.3。允许附加必要的门电路。[解]以310~II表示32个低电平有效的编码输入信号，以D4D3D2D1D0表示输出编码，可列出D4、D3与YEX4YEX3YEX2YEX1关系的真值表。如表A4.8所示。表A4.8工作的芯片号YEX4YEX3YEX2YEX1D4D3（4）100011（3）010010（2）001001（1）000100从真值表得到34344EXEXEXEXYYYYD24243EXEXEXEXYYYYD逻辑电路图略。[题4.9]某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图P4.9所示，其功能表如表P4.9所示。表P4.974LS148的功能表SEXYY01234567IIIIIIII210YYY74HC148S[解]设一、二、三、四号病室分别为输入变量1234AAAA、、、，当其值为0时，表示呼叫按钮按下，为1时表示没有按呼叫铵钮,将它们接到74HC148的3210IIII、、、输入端后，便在74HC148的输出端210YYY、、得到对应的输出编码；设一、二、三、四号病室呼叫指示灯分别为Z1、Z2、Z3、Z4，其值为1指示灯亮，否则灯不亮，列出真值表，如表A4.9示。表A4.9输入输出S76543210IIIIIIII012YYYEXYsY1000000000××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×01111110111111111111100000101001110010111011111011010101010101010将该真值表与表P4.9对照可知，在74LS148中47II应接1，0,1EXSY。则1210221032104210SSSSZYYYYZYYYYZYYYYZYYYY由上式可得出用74LS148和门电路实现题目要求的电路如图A4.9所示。图A4.91Z2Z3Z4Z2Y1Y1YSEXYY210YYY74HC148SCCV4321AAAA0Y0Y0I1I2I3I4I5I6I7I[题4.10]写出图P4.10中Z1、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42为拒伪的二-十进制译码器。当输入信号A3A2A1A0为0000～1001这10种状态时，输出端从90YY到依次给出低电平，当输入信号为伪码时，输出全为1。1234AAAA210SYYYYZ1Z2Z3Z40×××1001100010××10110100110×11010010111011110001111111100000[解]图P4.101Z2Z3Z74HC1420Y1Y2Y3Y4Y5Y6Y7Y8Y9Y3210AAAAMNOPNOPMPONMPONMYYYZ7411PONMPONMPONMYYYZ8522PONMPONMPONMYYYZ9633利用伪码用卡诺图化简，得：NOPPONPONMZ1PMPONPONZ2MPPNOOPNZ3约束条件：0MOMN[题4.11]画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。图P4.11是74LS154的逻辑框图，图中BASS、是两个控制端（亦称片选端）译码器工作时应使BASS、同时为低电平，输入信号A3、A2、A1、A0为0000～1111这16种状态时，输出端从150YY到依次给出低电平输出信号。图A4.1174LS154SASBA3A2A1A0Y8Y0Y1Y2Y3Y4Y5Y6Y7Y9Y10Y11Y12Y13Y14Y150Y15YASBS[解]电路如图A4.11所示。当A4=0时，片（1）工作，150YY对应输出低电平；当A4=1时，片（2）工作，3116YY对应输出低电平。[题4.12]试画出用３线-８线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P4.12所示，功能表如表P4.12所示）。CABCBYBCCBACBAYACY321图P4.1274HC138S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7表P4.1274LS138功能表输入输出允许选择1S32SSA2A1A00Y1Y2Y3Y4Y5Y6Y7Y×1×××111111110××××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110[解]令A=A2，B=A1,C=AO。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形式。751YY)75i(miY74312YYYY)7,4,3,1j(mjY6403YYY0,4,6)mk(kY用外加与非门实现之，如图A4.12所示。图A4.1274HC138S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7ABCY2Y3Y11[题4.13]画出用4线-16线译码器74LS154（参见题4.11）和门电路产生如下多输出逻辑函数的逻辑图。DCBADCBADCBADCBAY1DABCDCABCDBABCDAY2BAY3[解]842184211YYYYmmmmY141311714131172YYYYmmmmY765476543YYYYmmmmY电路图如图A4.13所示。图A4.1374LS154SASBA3A2A1A0Y8Y0Y1Y2Y3Y4Y5Y6Y7Y9Y10Y11Y12Y13Y14Y15ABCDY2Y3Y1[题4.14]用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。[解]设ai为被减数，bi为减数，ci-1为来自低位的借位，首先列出全减器真值表A4.14