搜索
SoC技术及其发展张海旻，詹明魁，张夏宁摘要本文介绍SoC技术的基本原理与发展过程，对IP芯核的设计理念与相关技术进行了深入探讨，昀后针对当前存在的问题进行了讨论与展望。SoC技术是当前研究的一个热点，本文对此作了详尽的分析。关键词：SoC技术，IP芯核，系统设计，体系结构引言纵观半导体产业的发展，基本每隔20年就有一次大的变革。在从60年代开始的第一次变革中，IC公司从系统公司中分离出来；而从80年代开始的第二次变革诞生了ASIC（专用集成电路），使门阵列和标准单元设计技术成熟，从而出现了以设计为主的FablessIC公司和以加T-为主的Foundry公司：2000年前后，得益于半导体工艺技术的不断发展，可集成的晶体管数目可达到一千万个，采用一般的ASIC设计方法实现起来比较困难，于是基于IP复用的设计方法被提出，IP提供商、芯片协议公司等新兴的公司应运而生。表1回顾了集成电路技术发展的历史。年份1948-1950196119661971198019902000规模晶体管分离元件SSIMSILSIVLSIGSI理论集成度10-10210-103103-105105-10816*109每芯片晶体管集成度1110103103-2*1032*103-5*105108代表产品二极管三极管门电路触发器计数器加法器8位微处理器16位、32位微处理器SoC高档微处理器表1集成电路技术发展简况当今，在微电子及其应用领域正在发生一场前所未有的革命性变革，这场变革是由片上系统SoC（SystemonaChip）技术研究应用和发展引起的。片上系统（SoC）技术是以超深亚微米VDSM（VeryDeepSubMicron）工艺和知识产权IP（IntellectualProperty）核复用（Reuse）技术为支撑。SoC技术是当今超大规模集成电路的发展趋势，也是21世纪集成电路技术的主流，为集成电路产业提供了前所未有的广阔市场和难得的发展机遇。SoC技术应用研究和发展将对经济建设、社会发展、国家安全和经济社会信息化有着重大意义，同时也为微电子应用产品研究开发、生产提供了新型的优秀的技术方法和工具。SoC设计观念与传统设计观念完全不同。在SoC设计中，设计者面对的不再是电路芯片；而是能实现设计功能的IP模块库。SoC设计不能一切从头开始，要将设计建立在较高的基础之上，利用己有的IP芯核进行设计重用。建立在IP芯核基础上的系统级芯片设计技术，使设计方法从传统的电路级设计转向系统级设计。毫无疑问，今天的高技术公司若不能很快地成功过渡到SoC设计就有被历史淘汰的危险，因此，研究、开发、应用SoC技术对于企业发展具有至关重要的意义。基本概念及SoC设计流程系统级集成电路（SoC）的概念一般是指，能在单一硅片上实现信号采集、转换、存储、处理、UO等功能，将数字电路、模拟电路、信号采集和转换电路、存储器、MPU，MCU，DSP等集成在一块芯片上实现一个系统功能;核心Core（比如嵌人式CPU）和若干IP模块组成。所谓IP（IntellectualProperties）模块，是指具有知识产权的模块，包括软IP、固化IP和硬IP3种类型。随着IC的发展和SoC复杂程度的提高，IP己成为SoC设计的技术基础，因此给IP的开发带来巨大的商机，使IP成为了一种商品，IP技术越来越成为IC业界广泛关注的焦点。SoC系统设计方法对传统的设计方法及EDA工具提出了新的挑战。一方面，由于电路设计复杂程度的增加和市场周期缩短的压力，要求SoC系统设计采用基于IP、重用和模块的设计方法；另一方面，深亚微米技术带来新的可靠性问题和物理特性，使得底层的细节必须引起前所未有的重视。SoC系统设计涉及高层和底层两个方面，通过适当地处理两者的关系，保证高层设计能顺利地连接到底层。下面简单介绍一下SoC基本设计流程。通常，SoC设计包括系统级设计、电路级设计、物理实现、物理验证及昀终验证。SoC设计中的关键环节是IPCore复用技术，完成一个片上系统设计必须要在很大程度上依赖对公司内部或其它公司的已成熟芯核即IPCore设计的复用，片上系统由IPCore的组合将完成50%-90%系统功能，图1是SoC的基本设计流程。图1SoC的设计流程从图1可以看出IP核设计复用技术对SoC设计的重要性。但是由于缺乏IP设计规范和标准，设计风格的差异导致IP核交流复用的困难和风险，阻碍了SoC的快速发展。而且，在SoC的设计项目中通常包括CPU，DSP等需要软件控制的部分，用通常的硬件描述语言HDL构建、协调及验证这些模块时将遇到巨大的困难和耗费大量的时间。SoC设计概念的出现给电子系统的设计带来诸多优点:芯片级的系统集成带来其体积和功耗小，可靠性、稳定性和抗干扰性大为提高，且信号的传输延迟降低，系统可以运行在更高的频率上，因此，大大缩小了系统尺寸，降低了系统造价，并且更易于编译、节能等。SoC所涉及的关键技术SoC作为系统级集成电路，能在单一硅芯片上襀信号采集、转换、存储、处理和I/O等功能，将数字电路、模拟电路、信号采集和转换电路和、存储器、MPU、MCU、DSP等集成在一块芯片上实现一个系统功能。这是一个非常复杂的技术，它的实现主要涉及如下9个方面：1.深亚微米技术工艺加工线宽的不断减少，给电路的设计仿真带来了新的挑战。原可忽略的器件模型的二级三级也必须加以考虑。线与线、器件与器件间的相互影响将变得不可忽略。2.低电压、低功耗技术线宽的变小，使电源电压也变小，给电路设计与阈值电压提出了新的要求。同时随着集成度的提高，电路功耗也会相应提高，所以必须采取相应措施，以降低功耗。3.低噪声设计及隔离技术随着电路工作频率和集成度的提高，噪声影响将变得越来越严重，降噪和隔离技术变得十分重要。对要求较高的电路，用PN结隔离和挖槽还不能达到要求。作为过渡，目前提出了SiP电路（SysteminPackage），即把几个电路封装在一起，多片集成成SoC。4.特殊电路的工艺兼容技术SoC工艺技术主要考虑一些特殊工艺的相互兼容性，例如DRAM、Flash与Logic工艺的兼容、数字与模拟的相互兼容。IP核的集成必须考虑工艺、电参数等条件的相互兼容。5.设计方法的研究SoC的出现对设计方法也提出了更高的要求。这主要包括设计软件和设计方法的研究和提高，使设计工程师在设计阶段就能正确地仿真出电路系统的全部功能和真实性能指标。6.嵌入式IP核设计技术SoC是许多嵌入式IP核的集成，所以有许多IP核亟待研究开发，例如Controlle、DSP、Interface、Bus及Memory技术等。IP核不仅指数字IP核，同时还包括模拟IP核。模拟IP核通常还含有电容、电感等。同时IP核还分为软核（SoftCore）、硬核（HardCore）、固核（FirmCore）。7.测试策略和可测性技术为了检测设计中的错误，可测性设计是必需的。SoC测试可用结构测试和可测性设计等方法。DFT技术包括内建自测试、扫描测试及特定测试等。8.软硬件协同设计技术目前的系统若不包括软件则不成为一个完整的系统，所以SoC应该说是一个软件和硬件整合的系统。系统仿真时必须将软件和硬件结合在一起进行仿真。9.安全保密技术该技术涵盖算法和软硬件实现，在通信和金融（例如IC卡）中成为重要。常用加密算法有DES和RSA等。这9个方面是进行SoC开发时必须要认真考虑的问题，任何一个忽视，都会在产品的性能和成本方面带来巨大影响。因此，研究开发SoC首先应从市场需要出发，选定一个研究开发的目标。SoC中的核心—IP芯核过去完成完整系统功能的是一块或多块多层PCB或多层MCM，随着半导体工艺的发展，一个完整的系统可以在一块芯片上实现。目前设计师把预先设计好的功能块代替需要单独设计的部件，把它们连接在一起放在一个芯片上，这些功能块芯核包括微处理器、DSP、接口I/O、存储器等。以上功能块芯核均称IP芯核。IP是受专利、产权保护的所有产品、技术和软件。对于SoC，IP芯核是组成系统级芯片的基本功能块，它可以由用户开发，IC厂家开或第三方开发。IP芯核可以是一个可综合的HDL或是一个门级的HDL或是芯片的版图。它通常分为硬核、固核、软核。硬核是被投片测试验证过的具有特定功能针对具体工艺的物理版图。固核是将RTL级的描述结合具体标准单元库进行逻辑综合优化形成的门级网表，它可以结合具体应用进行适当修改重新验证，用于新的设计。软核是用硬件描述语言HDL或C语言写成的功能软件，用于功能仿真，具有较大的灵活性。目前也有人正在研究将专有算法（PAproprietaryalgorithm）通过软件工具转换成IP芯核的工作。IP芯核应具备以下特点：高的可预测性可能达到的昀好性能根据需要可灵活重塑可接受的成本目前采用IP芯核的昀主要的动力是能缩短SoC的研制周期，快速投放市场。用IP芯核设计比从头到尾设计芯片节省40%以上的时间。另一个重要原因是设计工具和制造能力的脱节，现有设计工具不能满足SoC的设计需要。第三是成本因素，选择IP芯核意味着降低了该部件的设计验证成本。目前IP芯核已成为SoC设计的基础，SoC研制成功的关键是是否有大量可用的IP芯核和先进的工艺加工线，见图2。今后50%以上的SoC设计将基于IP芯核。图3是ICE给出的世界IP芯核市场预测，1999年为5.28亿美元，增长率为33.7%。图2影响SoC的主要技术图3世界IP芯核1997-2003年市场发展趋势SoC技术的展望传统的SoC系统源于ASIC（ApplicationSpecificIntegratedCircuit），其典型结构如图4所示。这种SoC系统主要是数字部分，包括处理器、存储器、外部接口和相应的嵌人式软件。图4传统的SoC结构但随着单片集成电路设计技术、IP核复用技术和工艺制造技术的进步，以及人们对系统小型化、便携化要求的提高，现代的SoC芯片所采用的模块与传统的SoC芯片比较，更加多样化和更为复杂。让我们以微处理器和无线手持电话两个应用领域为例，说明其结构上的复杂性。对于微处理器，有些公司将大量的功能集成在单个芯片上，如复杂的微处理器有多个执行单元、大型的L2SRAMcache储存器、存储器加上I/0控制器及图形引擎等。甚至在同一个芯片上包含两个复杂的微处理器。对于一些包含在无线手持电话里的SoC，其上集成有RF模块、模拟模块、闪存模块、数字CMOS逻辑模块以及嵌人式的DRAM模块等。图5为单芯片蓝牙的主要系统框图。图5单芯片蓝牙SoC系统框架图对比图4和图5，可以发现，现代的SoC的发展趋势是将越来越多的功能:数字的、模拟的、射频的、音频的、微处理器及复杂的模拟与数字接口等集成在单芯片上。现代的SoC，通常都存在混合工艺和混合信号，与无线手持电话类似，它们都有如下的特征:很大的体积、很高的频率、混合技术（RF,analog,flash,e-DRAMplusdigital）以及无源元件等。将如此庞大的功能系统集成在单个芯片上，首先大大增加了工艺过程和工艺的复杂性，降低了成品率，增加了生产成本;同时要求芯片的面积要很大，因为芯片的尺寸与缺陷有关，缺陷密度与芯片的面积是成正比的，大芯片（3400mm2）,生产成本就非常昂贵（1000$,2001年的参考价格），从而降低了圆片的生产率（指每个圆片上好的芯片数）。典型的数据是，200mm的圆片上可生产的芯片数约为36个，但加工出来可卖的好芯片只有3-4个，显然其成品率低于10%。而ITRS（InternationalTechnologyRoadmapforSemiconductors）计划使用大于200mm甚至更大的圆片，未来几年都不可能改变大芯片生产成本昂贵的状态。另外，不考虑成本因素，太大的芯片也会带来其它的问题，在文献中用L3（LongLossLine）来表征。L3问题是指与芯片上固有传输线电阻相关的高延时，小横截面的长传输线，其总电阻是低损耗的传输线的总电阻的1020倍，这种线的传输延时是低损耗线的5-10倍。这意味着，系统的工作频率在2GHz以上时，