触发器与时序逻辑电路

第11章触发器与时序逻辑电路组合电路的输出仅与输入有关，而时序电路的输出不仅与输入有关而且与电路原来的状态有关。组成数字电路的重要单元电路是触发器（Flip-Flop）。本章首先介绍触发器和同步时序电路的分析，然后介绍寄存器、计数器等常用集成时序电路，最后对异步时序电路的分析也给予了简单介绍。11.1触发器11.1.1基本RS触发器触发器有两个稳定的状态，可用来表示数字0和1。按结构的不同可分为，没有时钟控制的基本触发器和有时钟控制的门控触发器。基本RS触发器是组成门控触发器的基础，一般有与非门和或非门组成的两种，以下介绍与非门组成的基本RS触发器。1．电路结构与符号图用与非门组成的RS触发器见图11-1。图中S为置1输入端，R为置0输入端，都是低电平有效，Q、Q为输出端，一般以Q的状态作为触发器的状态。表图11-1与非门组成的基本RS触发器2．工作原理与真值表（1）当R=0，S=1时，因R=0，G2门的输出端1Q，G1门的两输入为1，因此G1门的输出端Q=0。（2）当R=1，S=0时，因S=0，G1门的输出端Q=1，G2门的两输入为1，因此G2门的输出端0Q。（3）当R=1，S=1时，G1门和G2门的输出端被它们的原来状态锁定，故输出不变。（4）当R=0，S=0时，则有1QQ。若输入信号S=0，R=0之后出现S=1，R=1，则输出状态不确定。因此S=0，R=0的情况不能出现，为使这种情况不出现，特给该触发器SRQQ&G&GSR12....11-1基本RS触发器的真值表RSQn+11nQ0101101011QnQn0011加一个约束条件SR=1。由以上分析可得到表11-1所示真值表。这里Qn表示输入信号到来之前Q的状态，一般称为现态。同时，也可用Qn+1表示输入信号到来之后Q的状态，一般称为次态。3．时间图时间图也称为波形图，用时间图也可以很好的描述触发器，时间图分为理想时间图和实际时间图，理想时间图是不考虑门电路延迟的时间图，而实际时间图考虑门电路的延迟时间。由与非门组成的RS触发器理想时间图见图11-2。11.1.2门控触发器在数字系统中，为了协调一致地工作，常常要求触发器有一个控制端，在此控制信号的作用下，各触发器的输出状态有序地变化。具有该控制信号的触发器称为门控触发器。门控触发器按触发方式可分为电位触发、主从触发和边沿触发三类；按逻辑功能可分为RS触发器、D触发器、JK触发器、T触发器等四种类型。触发器的重点是它的逻辑功能和触发方式。1.门控RS触发器（1）电路结构与符号图门控RS触发器见图11-3。图中C为控制信号，也称为时钟信号，记为CP。当门控信号C为1时，RS信号可以通过G3，G4门，这时的门控触发器就是与非门结构的RS触发器，当门控信号为0时，RS信号被封锁。（2）真值表由图11-3可见，C=1时S、R的作用图11-3门控RS触发器正好与基本SR触发器中的S、R的作用相反，由此可得到门控SR触发器的真值表如表11-2所示。SRQQ&G&G&G&GCC1SR1234....??QSRQ.图11-2RS触发器的理想时间图注意，对于门控RS触发器，输入端S、R不可同时为1，或者说SR=0为它的约束条件。（3）特性表根据以上分析可见触发器的次态Qn+1不仅与触发器的输入S、R有关，也与触发器的现态Qn有关。触发器的次态Qn+1与现态Qn以及输入S、R之间的真值表称为特性表。由表11-2门控RS触发器的真值表可得到其特性表，其表如表11-3所示。（4）特性方程触发器的次态Qn+1与现态Qn以及输入S、R之间的关系式称为特性方程。由特性表可得门控RS触发器的特性方程为：nnQRSQ1RS=0（约束条件）。2．门控D触发器把门控RS触发器作成图11-4的形式，有DS，DR，将这两式代入nnQRSQ1，得到其特性方程为：nnQDDQ1=D+DQn=D该形式的触发器称为D触发器或D锁存器。图11-4D触发器3．门控JK触发器门控JK触发器的电路如图11-5所示，与门控RS触发器相比较S=JQ，R=KQ。将S=JQ，R=KQ代入门控RS触发器的特性方程后得到门控JK触发器的特性方程为：1nQJQn+KQnD1GC1DQQ&G&G&G&GC12345....表11-2门控RS触发器的真值表SRQQ0101101000QnQn1111表11-3门控RS触发器的特性表SRnQ1nQ00000101010011001001011111011111不允许同时我们也可以看到JK触发器不需要约束条件，它的真值表如表11-4所示。4.门控T触发器图11-6所示电路，是由门控JK触发器组成的门控T触发器。令J=K=T代入JK触发器特性方程得到T触发器特性方程为：nnnQTQTQ1所谓T触发器就是有一个控制信号T，当T信号为1时，触发器在时钟脉冲的作用下不断的翻转，而当T信号为0时，触发器状态保持不变的一种电路。图11-6T触发器11.1.3主从触发器主从触发器由两个门控触发器组成，接收输入信号的门控触发器称为主触发器，提供输出信号的触发器称为从触发器。下面介绍主从RS触发器、主从D触发器和主从JK触发器。1.主从RS触发器（1）电路结构与工作原理电路结构与逻辑符号见图11-7。主从RS触发器由两级与非结构的门控RS触发器串联组成，各级的门控端由互补时钟信号控制。当时钟信号CP=1时，主触发器控制门信号为高电平，R，S信号被锁存到Qm端，从触发器由于门控信号为低电平而被封锁；当时钟信号CP=0时，主触发器控制门信号为低电平而被封锁，从触发器的门控信号为高电平，所以从触发器接受主触发器的输出信号。（2）特性方程从以上分析可见，主从RS触发器的输出Q与输入R、S之间的逻辑关系仍与可控RS触发器的逻辑功能相同，只是R、S对Q的触发分两步进行，时钟信号CP=1时，主触发器接收R、S送来的信号；时钟信号CP=0时，从触发器接受主触发器的输出信号。故主从触发器的特性方程仍为：表11-4JK触发器的真值表JKQn+100Qn01010111Qn.C11S1R1QSRQC1RSSC1RmCP...11-7主从RS触发器结构与逻辑符号&&&&TCPQQ...&&&&JKCPQQ...nnQRSQ1约束条件为：SR=02.主从D触发器（1）结构与工作原理使用两个D锁存器可以构成一个主从D触发器，见结构与逻辑符号图11-8，两个锁存器分别由CP信号门控，当CP=0时，主D锁存器控制门被打开，当CP=1时从D锁存器控制门被打开。（2）特性方程与主从RS触发器类似，主从D触发器使用两个D锁存器构成，只是改变了触发器的触发方式，并没有改变其功能，故其特性方程任为：DQn13.主从JK触发器（1）结构与符号图主从RS触发器加二反馈线组成的主从JK触发器如图11-9所示。2．特性方程将S=JQn，K=RQn，代入主从RS触发器的特性方程后得到主从JK触发器的特性方程为：nnnQKQJQ1图11-9主从JK触发器结构与逻辑符号11.1.4边沿触发器主从触发器需要时钟的上升沿和下降沿才能正常的工作，下面我们介绍一种只需要一个时钟上升沿（或下降沿）就能工作的触发器，这就是边沿触发器。边沿触发器从类型上可分为RS、D、JK等，从结构上分为维持阻塞边沿触发触发器、利用传输延迟时间的边沿触发器等。1.维持阻塞D触发器（1）电路结构与符号图图11-10是维持阻塞D触发器的电路和逻辑符号图。图11-10中G1和G2组成基本RS触发器，G3和G4组成门控电路，G5和G6组成数据输入电路。2．工作原理和特性方程C11J1K1QSRQC1RSJC1KmCP......(1).C11D&&&&&&G6G4G2G1G3G5QCPD(2)Q.(4)(3)图11-10维持阻塞D触发器C1DFFC1DFF1G1GCPDDQDQQC11Dm1212....ssm图11-8主从D触发器的结构和逻辑符号在CP=0时，G3和G4两个门被关闭，它们的输出G3OUT=1，G4OUT=1,所以D无论怎样变化，D触发器保持输出状态不变。但数据输入电路的G5OUT=D，G6OUT=D。CP上升沿时，G3和G4两个门被打开，它们的输出只与CP上升沿瞬间D的信号有关。当D=0时，使G5OUT=1，G6OUT=0，G3OUT=0，G4OUT=1，从而Q=0。当D=1时，使G5OUT=0，G6OUT=1，G3OUT=1，G4OUT=0，从而Q=1。在CP=1期间，若Q=0，由于（3）线（又称置0维持线）的作用，仍使，G3OUT=0，由于（4）线（又称置1阻塞线）的作用，仍使G5OUT=1，从而触发器维持不变。在CP=1期间，若Q=1，由于（1）线（又称置1维持线）的作用，仍使G4OUT=0，由于（2）线（又称置0阻塞线）的作用，仍使G3OUT=1，从而触发器维持不变。维持阻塞D触发器的特性方程与主从D触发器的相同。2.利用传输延迟时间的边沿触发器利用传输延迟时间的JK边沿触发器的电路与逻辑符号见图11-11。由图可以看出，G1、G3、G4和G2、G5、G6组成RS触发器，与非门G7和G8组成输入控制门，而且G7和G8门的延迟时间比RS触发器长。触发器置1过程：（设触发器初始状态0Q，1Q，J=1，K=0。）当CP=0时，门G3OUT=0、G6OUT=0、G7OUT=1和G8OUT=1，G4OUT=1和G5OUT=0，RS触发器输出保持不变。当CP=1时，门G3与G6解除封锁，接替G4与G5门的工作，保持RS触发器输出不变，经过一段延迟后0OUT7CPQJG和1OUT8CPQKG。当CP下降沿到来时，首先0OUT3QCPG0OUT4QCPG，而0OUT7G和1OUT8G的状态由于G7和G8存在延迟时间暂时不会改变，这时会出现暂短的0OUT3G，0OUT4G的状态，使1OUT1GQ。随后使1OUT5G，0OUT2GQ，0OUT3G，0OUT4G。经过暂短的延迟之后，1OUT7G和1OUT8G，但是对RS触发器的状态已无任何影响，同时由于CP=0将G7和G8即使J和K发生变化对触发器也不会有任何影响。触发器置0过程：由于触发器对称，所以触发器置0过程同置1过程基本相同。11.1.5集成触发器实际中有很多种集成触发器，下面介绍几种。1.四RS触发器74279图11-12是4RS触发器74279的符号图。表11-5是它的特性表。&G&G&G&G&G&GQQJKCP12345678C11J1K1≥G1≥G....图11-11利用传输延迟时间的JK边沿触发器该触发器就是基本RS触发器，但是有两个与逻辑的置1输入端。输入信号低电平置位和复位。其中左图是流行符号，右图是IEEE符号。该触发器输出互补信号，有多种封装形式，外引线为16条，输入端加有箝位二极管。2.7474上升沿触发的双D触发器7474是常用的D触发器。它的符号见图11-13，其中左图是流行符号，右图是IEEE号。它的特性表见表11-6。3.双JK触发器74737473是常用的JK触发器。它的符号见图11-14，它的特性表见表11-7。6.触发器的触发方式及使用中注意的问题所谓触发器的触发方式是指触发器在控制脉冲的什么阶段（上升沿、下降沿和高或低电平期间）接收输入信号改变状态。门控触发器是在门控脉冲的高电平期间接收输入信号改变状态，故为电平触发方式。门控触发器存在的问题是“空翻”，所谓空翻就是在一个控制信号期间触发器发生多于一次的翻转，比如，门控T触发器在控制信号为高电平期间不停的翻转。这种触发器是不能构成计数器的。主从触发器是在门控脉冲的一个电平期间主触发器接收信号；另一个电平期间从触发器输入输出PRECLRCLKDQQ01XX10XX00XX11↑011↑1110X10预置101预置0Illegal非法01置010置1Q00Q保持PRE4CLK3D2CLR1Q5Q6SN74LS74A4S3C121D1R56SN74LS74A....R1S12S23Q4