74LS161中文资料

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

54161/741614位二进制同步计数器(异步清除)简要说明:161为可预置的4位二进制同步计数器,共有54/74161和54/74LS161两种线路结构型式,其主要电特性的典型值如下:型号FMAXPDCT54161/CT7416132MHz305mWCT54LS161/CT74LS16132MHz93mW161的清除端是异步的。当清除端CLEAR为低电平时,不管时钟端CLOCK状态如何,即可完成清除功能。161的预置是同步的。当置入控制器LOAD为低电平时,在CLOCK上升沿作用下,输出端QA-QD与数据输入端A-D相一致。对于54/74161,当CLOCK由低至高跳变或跳变前,如果计数控制端ENP、ENT为高电平,则LOAD应避免由低至高电平的跳变,而54/74LS161无此种限制。161的计数是同步的,靠CLOCK同时加在四个触发器上而实现的。当ENP、ENT均为高电平时,在CLOCK上升沿作用下QA-QD同时变化,从而消除了异步计数器中出现的计数尖峰。对于54/74161,只有当CLOCk为高电平时,ENP、ENT才允许由高至低电平的跳变,而54/74LS161的ENP、ENT跳变与CLOCK无关。161有超前进位功能。当计数溢出时,进位输出端(RCO)输出一个高电平脉冲,其宽度为QA的高电平部分。在不外加门电路的情况下,可级联成N位同步计数器。对于54/74LS161,在CLOCk出现前,即使ENP、ENT、CLEAR发生变化,电路的功能也不受影响。管脚图:引出端符号:PCO进位输出端CLOCK时钟输入端(上升沿有效)CLEAR异步清除输入端(低电平有效)ENP计数控制端ENT计数控制端ABCD并行数据输入端LOAD同步并行置入控制端(低电平有效)QA-QD输出端功能表:说明:H-高电平L-低电平X-任意↑-低到高电平跳变极限值电源电压------------------------------------------------7V输入电压54/74161-----------------------------------------5.5V54/74LS161---------------------------------------7VENP与ENT间电压54/74161-----------------------------------------5.5V工作环境温度54×××-------------------------------55~125℃74×××------------------------------------0~70℃贮存温度---------------------------------------65~150℃推荐工作条件:CT54161/CT74161CT54LS161/CT74LS161最小额定最大最小额定最大单位544.555.55.5电源电压Vcc744.7555.254.7555.25V输入高电平电压VIH22V540.80.7输入低电平电压VIL740.80.8V输出高电平电流IOH-800-400μA输出低电平电流IOL74168mA时钟频率fCP025025MHzCLOCK2525脉冲宽度tWCLEAR2020nsA-D、ENP2020建立时间tsetLOAD2520ns保持时间tH00ns时序图:逻辑图静态特性(TA为工作环境温度范围)`161`LS161参数测试条件【1】最小最大最小最大单位IIK=-12mA-1.5VIK输入钳位电压Vcc最小IIK=-18mA-1.5V542.42.5VOH输出高电平电压Vcc=最小,VIH=2V,VIL=最大,IOH=最大742.42.7V540.40.4VOL输出低电平电压VCC=最小,VIH=2V,VIL=最大,IOL=最大740.40.5VA-D,ENP,CLEAR10.1II最大输入电压时输入电流LOAD,CLOCk,ENTVcc=最大VI=5.5V(‘LS161为7V)10.2mAA-D,ENP,CLEAR4020LOAD4040IIH输入高电平电流CLOCK,ENTVcc=最大VIH=2.4V(‘LS161为2.7V)8040μAA-D,ENP,CLEAR-1.6-0.4LOAD-1.6-0.8VIL输入低电平电流CLOCK,ENTVcc=最大VIL=0.4V-3.2-0.8mA54-20-57-20-100IOS输出短路电流Vcc=最大74-18-57-20-100mA548531IccH输出高电平时电源电流Vcc=最大,LOAD先接高电平,再接低电平,其余输入接高电平749431mA549132IccL输出低电平时电源电流Vcc=最大,CLOCK先接高电平,再接低电平,其余输入接低电平7410132mA【1】:测试条件中的“最大”和“最小”用推荐工作条件中的相应值。动态特性(TA=25℃)‘161‘LS161参数【2】测试条件最小最大最小最大单位fmax2525MHztPLH3535tPHLCLOCk-RCO3535nstPLH2024tPHLCLOCk-Q(LOAD=H)2327nstPLH2524tPHLCLOCk-Q(LOAD=L)2927nstPLH1614tPHLCLOCk-RCO1614nstPHLCLEAR-QVcc=5VCL=15pFRL=400Ω(‘LS161为2KΩ)3828ns【2】:fmax-最大时钟频率tPLH-输出由低到高电平传输延迟时间tPHL-输出由高到低电平传输延迟时间

1 / 5
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功