用CMOS传输门和CMOS非门设计边沿D触发器-北京交通大学

数字电子技术研究性课题北京交通大学数字电子技术研究性课题用CMOS传输门和CMOS非门设计边沿D触发器姓名：学号：学院：电子信息工程学院班级：指导教师：侯建军日期：2013/11/25用CMOS传输门和CMOS非门设计边沿D触发器-1-北京交通大学--数字电子技术研究性课题摘要本文用CMOS传输门和非门设计边沿D触发器。首先说明了电路原理，阐明电路的组成结构。写出特征方程，画出特征表，激励表与状态图。计算出激励信号D的保持时间和时钟CP的最大频率。并将设计的D触发器转换成JK触发器和T触发器。还研究了CMOS触发器在时钟边沿的工作特性及总结，分析了CMOS触发器的功耗情况，阐述了双边沿触发器的工作原理，最后阐述了自己的感想。关键词：D触发器边沿触发CMOS传输门CMOS非门AbstractThispapermainlydiscussestheedgeDflip-flopusingCMOStransmissiongateandgatedesign.TheedgeDtriggerinteachingmaterialismaintainingblockedgeDflip-flop,useTTLcontrolsinto,andthispracticeisusedininnovativeways:withtheuseofCMOStransmissiongateandthegatetotheedgeDflip-flop.Atthesametimealsoanalyzedthesetuptime,holdtime,anddelaytime,thehighestfrequencyanalysismethod.AlsofocusedonCMOStriggerclockedgecharacteristics.Andhascarriedonthesummary.Aswellasthecontrastbetweenthechip,inpracticalapplicationarepresented.Suggestions.Keywords:Dtrigger;triggeredge;CMOStransmissiongate;CMOSgate用CMOS传输门和CMOS非门设计边沿D触发器-2-北京交通大学--数字电子技术研究性课题目录摘要..............................................................................................................-1-Abstract..........................................................................................................-1-绪论..............................................................................................................-3-第1章电路组成结构及其原理........................................................................-4-1.1边沿D触发器.........................................................................................................-4-1.2CMOS门电路............................................................................................................-4-1.3电路组成结构图.....................................................................................................-5-1.4电路工作原理.........................................................................................................-6-第2章特征方程、特征表、激励表及状态图.....................................................-7-第3章激励信号D的保持时间和时钟CP的最大频率.........................................-8-3.1平均传输延迟时间.................................................................................................-8-3.2保持时间.................................................................................................................-8-3.3时钟CP最大频率...................................................................................................-9-第4章复位、置位电路................................................................................-11-第5章触发器逻辑功能的转换......................................................................-13-5.1D触发器转换成JK触发器..................................................................................-13-5.2D触发器转换成T触发器....................................................................................-14-第6章CMOS双边沿D触发器.........................................................................-15-6.1CMOS集成电路功耗分析......................................................................................-15-6.2CMOS双边D沿触发器工作原理..........................................................................-15-第7章D触发器常用芯片............................................................................-18-7.174HC273芯片资料..................................................................................................-18-7.274LS273芯片资料..................................................................................................-19-7.3芯片性能比较.........................................................................................................-20-感想与总结..................................................................................................-22-用CMOS传输门和CMOS非门设计边沿D触发器-3-北京交通大学--数字电子技术研究性课题绪论触发器按触发方式的不同，可分为电平触发器、主从触发器和边沿触发器。边沿触发器指的是触发器只接收在时钟脉冲CP的上升沿或下降沿到来时的输入数据，而其他时刻不接收输入数据的这类触发器。边沿触发器只要求激励信号在时钟触发边沿的前后几个延迟时间内保持不变，触发器就可以稳定工作。电平触发器在CP=1期间，输入信号始终作用于触发器。如果输入信号出现干扰，发生多次改变，那么触发器的状态也会发生多次的翻转，因此抗干扰能力不高。同步触发方式存在空翻，为了克服空翻。边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器在CP正跳变（对应上升沿触发器）以外期间出现在D端的数据变化和干扰不会被接收，因此具有较强的抗干扰能力而被广泛应用，它除了用来组成寄存器外，还用来组成计数器和移位寄存器等。边沿触发器主要有维持阻塞D触发器、边沿JK触发器等。其内部电路通常是由TTL门构成。本文主要论述的内容是用CMOS传输门和CMOS非门设计边沿D触发器。用CMOS传输门和CMOS非门设计边沿D触发器-4-北京交通大学--数字电子技术研究性课题第1章电路组成结构及其原理1.1边沿D触发器触发器是构成时序逻辑电路的基本逻辑部件，它有两个稳定的状态，即0状态和1状态。在外界信号的作用下，可以从一个稳态转变为另一个稳态，无外界信号作用是状态保持不变。因此，触发器可作为二进制存储单元使用。和TTL门电路相同，CMOS门也可以组成基本RS触发器、JK触发器、D触发器等。但和TTL门电路不同的是，由CMOS门构成的各类触发器一般为边沿触发器。触发器是一种时钟记忆原件，具有一个控制输入的讯号CP，对于D触发器来说，不论D触发器的初态如何，在时钟CP的上升沿的作用下，触发器的状态均与输入信号D一致。其他时候输出则维持不变，图1-1为D触发器的时序图。图1-11.2CMOS门电路CMOS反相器是数字集成电路中最基本的单元电路。其电路如图1-2所示。图1-2用CMOS传输门和CMOS非门设计边沿D触发器-5-北京交通大学--数字电子技术研究性课题当输入为低电平时，T1截止，内阻很大，T2导通，内阻很小。电路中电流近似为零（忽略T1的截止漏电流），输出为高电平。同理，当输入为高电平时，T1导通，T2截止，输出为低电平。可见电路实现非逻辑功能。CMOS传输门与CMOS反相器一样，也是构成各种逻辑电路的一种基本单元电路。CMOS传输门的输出与输入端可以互换。一般输入电压变化范围为0～UDD，控制电压为0或UDD。CMOS传输门电路图和逻辑符号如图1-3、图1-4所示。图1-3图1-4当C为低电平时，T1、T2截止，传输门相当于开关断开。CL上电压保持不变，传输门可以保存信息。当C为高电平时，T1、T2中至少有一只管子导通，使UO=UI，相当于开关闭合，传输门传输信息。因此，传输门相当于一个理想的双向开关。1.3电路组成结构图本文用CMOS传输门和非门设计的边沿D触发器的电路图如图1-5所示。时钟脉冲CP直接接到传输门TG1、TG4的低电平控制端和TG2、TG3的高电平控制端，CP取非后分别连接到传输门TG2、TG3的低电平控制端和TG1、TG4的高电平控制端