9组合逻辑电路——加法器和数值比较器解析

14.3.4加法器◆加法器是计算机系统中最常用的算术运算单元，它是计算机CPU中算术运算器的基本单元。◆其他算术运算如减、乘、除等都可以由加法运算演变而来。◆加法器一次能计算的数据的长度就是加法器的长度，常用的8、16、32位等，当然最简单的是1位的加法器。第9讲加法器和数值比较器2半加器ABSCO0000011010101101S=ABCO=A•B◆A、B为两个1位数，不考虑来自低位的进位，A、B相加的结果为S，产生的进位为CO，称半加。一、1位加法器3全加器CIABSCO0000000110010100110110010101011100111111S=ABCICO=AB+ACI+BCI=CI(A+B)+AB若不化为最简：CO=CI(AB)+AB◆如果将两个对应位的加数和来自低位的进位相加，则为全加。由半加器构成全加器半加器半加器1ABCISCOs's'c'c'全加器:半加器:ABABCI(AB)S=ABCICO=AB+ACI+BCI=CI(AB)+ABS=ABCO=A•BABCICI(AB)+AB5管脚图SN74LS18311A1B1CI1CO1SGND234567NC2CI2CO2S2A2BVcc141312111098NC输入输入输出甩空甩空输入输出输出双全加器74LS183：CICOCICOCICOCICOC-10C0C1C2C3S0S1S2S3A0B0A1B1A2B2A3B3二、多位加法器若有多位数相加,则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以用4个全加器来构成，其原理图如下图所示。低位的进位输出端接高位的进位输入端，因此，任一位的加法运算必须在低位的运算完成之后才能进行，这种进位方式称为串行进位。1.串行进位加法器串行进位的特点是电路简单，缺点是运算速度慢。全加器的输出：iiiiCIBASiiiiiiCIBABACO)(2.超前进位加法器为了提高运算速度，必须设法减少或消除由于进位信号逐级传递所消耗的时间。定义两个中间变量Gi和Pi：iiiBAGiiiBAP高位的进位输入信号是否有可能只由加数和被加数来判断，而与低位的进位无关？iiiiCIPGCO则：这两个函数都与进位信号无关。iiiiCIPGCO由上式可得各进位位的分步式：CO0=G0+P0CI0CO1=G1+P1CI1=G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0可见进位信号只与函数Gi、Pi和CI0有关，而CI0是最低位的进位输入，其值为0，所以各位进位信号是可以并行产生的。当Ai=Bi=1时，Gi=1，COi=1，即产生进位，所以Gi称为进位生成函数。若Pi=1，即Ai+Bi=1时，COi=Gi+CIi，低位的进位能传送到高位的进位输出端，故Pi称为进位传送函数。根据超前进位概念构成的集成4位超前进位加法器74LS283的逻辑图见P137。逻辑符号如下：CIS3S2S1S0CO74LS283B3B2B1B0A3A2A1A0104.3.5数值比较器1.先从高位比起,高位大的，数值一定大；2.若高位相等,则需再比较低位数，最终结果由低位的比较结果决定；3.比较结果应有三个标志：A=BABAB比较大小的规则（三条）：11数值比较器ABE(equal:A=B)S(small:AB)L(large:AB)数值比较器示意图：12一、1位数值比较器设计：A=a输入B=b1.列出真值表：输入输出abLabEa=bSab00010010011010011010001111011101131位数值比较器真值表2.由真值表写逻辑式：baabbaE（同或运算）baSbaL输入输出abLabEa=bSab00000000001111011101143.画出逻辑图:逻辑符号:(ab)S(a=b)E(ab)LabSEL比较器abba&&111babababaEba15A=a3a2a1a0输入：B=b3b2b1b0比较规则：自高而低，逐位比较。输出：E(A=B)S(AB)L(AB)二、多位数值比较器16四位数值比较器的真值表：a3b3100a3=b3a2=b2a1=b1a0=b0010a3=b3a2=b2a1=b1a0b0001a3=b3a2=b2a1=b1a0b0100a3=b3a2=b2a1b1001a3=b3a2=b2a1b1100a3=b3a2b2001a3=b3a2b2100a3b3001比较输入输出a3b3a2b2a1b1a0b0LES(AB)(A=B)(AB)17根据比较规则，可得四位数值比较器逻辑式：A=B:BAE)ba)(ba)(ba)(ba(00112233AB:112233223333ba)ba)(ba(ba)ba(baS00112233ba)ba)(ba)(ba(AB:SEL（备注：没考虑次低位的比较结果）184位数码比较器CC14585CC14585A3YABYA=BYABA2A1A0B3B2B1B0I(AB)I(A=B)I(AB)19四位集成数值比较器74LS85：（向高位输出）数据输入端11低位结果输入23比较结果A0B0B1A1A2B2A3UCC(A=B)LA3B2A2A1B1A0B0B3B3(AB)L(AB)LABA=BABGND(AB)L(A=B)L(AB)LABA=BAB20例1：采用两片74LS85构成七位二进制数值比较器。“1”必接好（AB）L（AB）LABA=BABA1B1A0B0A3B3A2B2（A=B）L74LS85（AB）L（AB）LABA=BABA1B1A0B0A3B3A2B2（A=B）L74LS85(1)(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片低位片21CC14585A3YABYA=BYABA2A1A0B3B2B1B0I(AB)I(A=B)I(AB)CC14585A3YABYA=BYABA2A1A0B3B2B1B0I(AB)I(A=B)I(AB)(1)(2)a3a2a1a0b3b2b1b0a7a6a5a4b7b6b5b4011YABYA=BYAB1采用两片CC14585构成七位二进制数值比较器CC14585与74LS85内部电路结构不同，扩展输入端的用法也不完全一样！22例2：挑出等于和大于5的四位二进制数。方案一设：输入B=0101~5;X=x3x2x1x0。x3x2x1x0（AB）L（AB）LABA=BABA1B1A0B0A3B3A2B2（A=B）L74LS85“1”“1”输出F2。11&F2GHHGHGF223例2：挑出等于和大于5的四位二进制数。方案二设：输入B=0100~4;X=x3x2x1x0。x3x2x1x0（AB）L（AB）LABA=BABA1B1A0B0A3B3A2B2（A=B）L74LS85“1”F2“1”输出F2。24例3：挑出小于和等于5的四位二进制数。设：输入B=0110~6;X=x3x2x1x0。x3x2x1x0（AB）L（AB）LABA=BABA1B1A0B0A3B3A2B2（A=B）L74LS85“1”F3“1”输出F3。25例4：设计三个四位数的比较器，可以对A、B、C进行比较，能判断：（1）三个数是否相等。（2）若不相等，判断A是最大还是最小。比较原则：先将A与B比较，再A与C比较：可以用两片74LS85实现。若A=BA=C，则A=B=C；若ABAC，则A最大；若ABAC，则A最小。261：A=B=C1：A最小1：A最大“1”“1”（AB）L（AB）LABA=BAB（A=B）LB2B0A2A2B3B1A3A1（1）（AB）L（AB）LABA=BAB（A=B）LB2B0A2A0B3B1A3A1（2）&&&C1C0C3C2C:B:B1B0B3B2A1A0A3A2A:274.4组合逻辑电路中的竞争-冒险现象前面我们系统的介绍了组合逻辑电路的分析和设计，这些分析和设计都是在输入、输出处于稳定的逻辑电平下进行的。为了保证系统工作的可靠性，有必要观察一下当输入信号逻辑电平发生变化的瞬间电路的工作情况。首先我们来看一个最简单的例子：4.4.1竞争-冒险现象及其成因28例1：与门的竞争-冒险ABFt因竞争-冒险产生干扰脉冲UTUTtFBt01tA0100干扰脉冲29我们把门电路两个输入信号同时向相反逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象叫竞争。由于竞争而在电路输出端可能产生尖峰脉冲（glitch)的现象叫竞争-冒险。产生原因信号存在前后沿过渡时间不一致问题；门电路的tpd（传输延迟时间）不一样。30例2：2—4线译码器A&1&2&41BB1BAY3&3AABY2ABY1ABY031BAABBAABt1t2ttBtAt用波形说明:BtAtUTUTUTUT321)引入封锁脉冲—在输入信号发生竞争期间，封锁门的输出；封锁脉冲必须与输入信号的转换同步。2)引入选通脉冲—等电路达到新稳态后，再输出。前封中选3)接入滤波电容—吸收和削弱窄脉冲。后滤4)修改逻辑设计，增加冗余项。添项4.4.3消除竞争-冒险现象的方法33例1：消除竞争-冒险的电路&1A&2&41BB1BAY3&3AABY2ABY1ABY0前封中选tCfCf(几十至几百皮法)后滤34波形关系tBtAtBAtttt封锁脉冲选通脉冲35A1B&2&3C&1“1”“1”A中选前封CAABFFCf后滤例2：消除竞争-冒险的电路36添项A&11B&2&3C&4“1”“1”AFCAABCAABF当，F=A+=1时，有竞争-冒险的可能;为消除之，可以添加冗余项BC:1CBABCCAABF添项：（封3号门）0BCCAABF37BCCAABF冗余项1111当B=C=1时，始终有F=1,所以A的变化不会引起竞争-冒险，使可靠性提高。即B=C=1时：ABC0100011110CB11AABCCAABF38本章小结一、组合电路的分析方法:逐级写逻辑式法。二、组合电路的设计方法：1.用门电路构成：逻辑式卡诺图最简与或式列真值表写式填图画出逻辑图：化简化简与或门实现与非门实现两次求反39四、竞争-冒险现象：理解2、用中规模组件设计逻辑电路：逻辑函数式对照法，较灵活。三、典型器件1.编码器:2.译码器二进制译码器:显示译码器:3.加法器全加器:半加器4.数码比较器:5.数据选择器:74LS139，74LS13874LS4874LS183（双全加器）74LS153、74LS151CC14585、74LS857414840对集成电路的要求要求（“三会”）1、会认管脚电源端控制端数据端2、看懂功能表3、会正确使用控制端41作业：P214题4.25、4.29第9讲加法器和数值比较器结束