电工第21章触发器和时序逻辑电路

第21章触发器和时序逻辑电路21.1双稳态触发器21.4集成555定时器21.3计数器21.2寄存器第21章目录数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路组合逻辑电路的特点：只由逻辑门电路组成，它在某一时刻的输出状态仅由该时刻的输入信号状态决定。时序逻辑电路的特点：由逻辑门、触发器构成，它在某一时刻的输出状态不仅与该时刻的输入信号有关,还与电路原来的输出状态有关。第21章概述21.1.1RS触发器(1)设SD=1，RD=0&&RDSDQQ••101010触发器有两个重要的特点：（1）触发器有两个可能的稳定工作状态（2）触发器具有记忆功能电路组成及工作原理Qn=1，Qn=0则Qn+1=0，Qn+1=121.1双稳态触发器第21章21.11、基本RS触发器&&RDSDQQ••011010(2)设SD=0，RD=1Qn=0，Qn=1则Qn+1=1，Qn+1=0&&RDSDQQ••111010(3)设SD=RD=1则Qn=Qn+1第21章21.1&&RDSDQQ••0011(4)SD=RD=0禁用110011111010100001010111000禁用001禁用SDRDQnQn+1特性表00不定，禁止SDRDQ简化特性表10001111不变第21章21.1SDRDQQ基本RS触发器符号2、同步RS触发器&&ABQQRD&&RSDCDSCPCP：时钟脉冲未到，即CP=0时，C、D门被封锁，无论S、R端加什么信号它们输出全是1，触发器保持原来状态不变。时钟脉冲触发方式:电位触发在CP=1时,R、S的变化才能引起触发器翻转。为正电位触发。第21章21.1SD—置位端，RD—复位端Q=1置位状态，Q=0复位状态(2)S=1，R=0，Qn+1=10&&RS•01010(3)S=0,R=1，Qn+1=0(4)S=R=1(1)S=R=0Qn=Qn+1禁用&&RDSDQQ••11010ABCDCPRDSDCPQQSR1符号第21章21.1&&ABQQRD&&RSDCDSCP000000111001101101000110110禁用111禁用SRQnQn+1特性表Qn10（当CP=1时）RD、SD不受CP控制，直接将触发器置1或置0。SD置1、RD置0，并低电平有效。第21章21.1000000111001101101000110110禁用111禁用SRQnQn+1特性表Qn10Qn+1=S+RQn,SR=0SRQn000111100110010111禁止SRQn+1简化特性表00Qn010101特性方程第21章21.1CP例：初态Q=0，画出在CP作用下Q端的波形。SRQ不定禁止出现11不定，禁止SRQn+1特性表00Qn010101第21章21.1思考题:如何使同步RS触发器具有计数功能?计数功能要求：Qn+1=Qn&&ABQQRD&&RSDCDSCPCPQCQBQA000011100011110100101101012345678000计数器状态表存在的问题：空翻现象第21章21.121.1.2主从型JK触发器由两个同步RS触发器和一个非门构成。SRSDRDCQQSRSDRDCQQ&&主从JKSDRD1CPQQ主触发器R=KQnS=JQn主从型触发器的特点：CP=1时，输入信号进入主触发器，从触发器CP=0被封锁；当CP=0时，主触发器被封锁，从触发器开启。第21章21.1SRSDRDCQQSRSDRDCQQ&&主从JKSDRD1CPQQ（1）J=K=0，Qn+1=Qn（2）J=0，K=1Qn=0，S=JQn=0，R=KQn=0，Qn+1=Qn=0Qn=1，S=JQn=0，R=KQn=1，Qn+1=S=0主触发器R=KQnS=JQn第21章21.1SRSDRDCQQSRSDRDCQQ&&主从JKSDRD1CPQQ（3）J=1，K=0Qn=0，S=JQn=1，R=KQn=0，Qn+1=S=1主触发器R=KQnS=JQnQn=1，S=JQn=0，R=KQn=0，Qn+1=Qn=1第21章21.1SRSDRDCQQSRSDRDCQQ&&主从JKSDRD1CPQQ主触发器R=KQnS=JQn（4）J=K=1，Qn+1=Qn第21章21.1JKQnQn+1100110111010001100JK触发器特性表11011110Qn00000011Qn保持功能置1功能置0功能计数功能Qn+1跟随J变化特性方程Qn000111100110100101JKQn+1=JQn+KQn第21章21.1KJSDRDCQQ&&JK触发器逻辑符号主从型下降沿触发边沿触发型且下降沿触发KJSDRDCQQ&&11QnJKQn+100Qn010101JK触发器简化特性表CPQ主Q从J=K=1第21章21.121.1.3D触发器SDRDCQQD符号D触发器特性表000010101111DQnQn+110置1置0Qn+1跟随DQn+1=D特性方程触发方式：边沿触发型，且上升沿有效。结构形式：维持阻塞型第21章21.1CP例：已知维持阻塞型D触发器CP和D端的波形，试画出输出端Q的波形。DQ第21章21.121.1.4T触发器及T´触发器SDRDCQQT符号T触发器000011101110TQnQn+1T触发器特性表QnQn保持功能计数功能T触发器：当T=1时，Qn+1=QnQn+1=TQn+TQn特性方程仅具有计数功能第21章21.121.1.5触发器逻辑功能的转换1.J-K触发器转换为D触发器1JKDCP2.J-K触发器转换为T触发器JKCPTQn+1=D=D(Qn+Qn)=DQn+DQnQn+1=JQn+KQnQn+1=TQn+TQn第21章21.13.D触发器转换为J-K触发器Qn+1=JQn+KQnQn+1=DD=JQn+KQn=JQnKQn第21章21.1KJCQQD&&&1CP4.D触发器转换为T´触发器SDRDCQQDQn+1=DQn+1=QnD=Qn第21章21.1KJSDCQQSDRDCQQDACP已知CP和A的波形，画出Q1、Q2的波形。CPARD1=SD2=AF1F2C1=C2=CPD1=Q2J2=Q1K2=Q1Q1Q2Q1（J）（D）例：第21章21.1DCPRDDCPRDDCPRDDCPRD&+5VCLR&&Q1Q1Q2Q2Q3Q3Q4Q4SB1SB2SB3SB41010112301••••••CLR端加入清零脉冲后Q1=Q2=Q3=Q4=0，Q1=Q2=Q3=Q4=1，四人抢答器电路与非门2输出为1，时钟脉冲加到四个D触发器的CP端，SB未按下，D触发器的零状态不变。按下SB1SB4中任一个按钮，对应触发器的D端为高电平。DDDD第21章21.1集成触发器应用举例21.2.1数码寄存器CRDDCRDDCRDDCRDD&&&&••••Q3'Q2'Q1'Q0'Q3Q2Q1Q0••输出清零接收F3F2F1F0A3A2A1A0•••D触发器组成的数码寄存器N个触发器可寄存N位二进制数码，并行输入并行输出方式。21.2寄存器第21章21.2数码寄存器是存放二进制数码的逻辑部件。串行输出21.2.2移位寄存器单向移位寄存器CRDDCRDDCRDDCRDDDO串行输入清零移位脉冲CP•••••••Q0Q1Q2Q3并行输出CPD0Q0Q1Q2Q3CP0111D0Q0Q1Q2Q31101•••F0F1F2F3每加入一个CP脉冲，每个触发器中所存储的数码就依次向左或向右移一位。第21章21.21.异步二进制加法计数器CQ2Q1Q0000011100011110100101101012345678000加法计数器状态表JRDKCPQQJRDKCPQQJRDKCPQQ清零计数输入CPF0F1F2Q0Q1Q2各触发器J=K=1低位的Q端接高位的CP端CPQ0Q1Q221.3.1二进制计数器21.3计数器第21章21.3•JRDKCPQQ••JRDKCPQQ••JRDKCPQQ••JRDKCPQQ••••1••计数输入清零Q0Q1Q2Q334561278910111213141516CPQ0Q1Q2Q3F0F1F2F31111一个触发器有两个稳态，N个触发器共有2N个稳态，若计数器有N个触发器，称该计数器为模数2N计数器，计数容量是（2N-1）第21章21.3SDRDCQQDSDRDCQQDSDRDCQQD用D触发器构成的异步二进制加法计数器计数输入CP清零Q0Q1Q2CPQ0Q1Q2F0F1F2低位的Q端接高位触发器的CP端第21章21.32.异步二进制减法计数器CQ2Q1Q0000012345678000减法计数器状态表111110101100011010001Q2JRDSDKCPQQJRDSDKCPQQJRDSDKCPQQ置数计数输入CPQ0Q1F0F1F2思考：如何用维持阻塞型D触发器构成异步二进制减法计数器？第21章21.3•JKCPQQ•JKCPQQ•JKCPQQ&&••JKCPQQ&&•••••CP1••••J0=K0=1J1=K1=Q0J3=K3=Q2•Q1•Q0Q0Q1Q2Q3J2=K2=Q1•Q0••F0F1F2F33.同步二进制加法计数器计数脉冲同时加到触发器的时钟端第21章21.3J、K的表达式称为驱动方程••J0=K0=1J2=K2=Q0n•Q1n21.3.2十进制加法计数器J3=Q2n•Q1n•Q0nK3=Q0nJ1=Q0n•Q3nK1=Q0nJKCPQQ••JKCPQQ&&•••CP1•JKCPQQ&&••Q0Q1Q2Q3JKCPQQ&&••••••1&CC=Q0n•Q3nF0F1F2F31.8421码十进制加法计数器驱动方程：进位信号第21章21.3J0=K0=1J1=Q0n•Q3nK1=Q0nJ2=K2=Q0n•Q1n十进制加法计数器波形图J3=Q2n•Q1n•Q0nK3=Q0nQ1Q2C=Q0n•Q3n34561278910CPQ0Q3C0000100001001100001010100110111000011001驱动方程：第21章21.3CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001100000十进制加法计数器状态表8421码8421码十进制加法计数器波形图Q0Q1Q2Q3CP12345678910第21章21.3QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3QBQCQDCPB五进制加法计数器二进制2.8421码二—五—十进制加法计数器第21章21.3QQSDRDCJKF0QA计数输入CPCPAJ0K0CPQQ••CPJ2=Q1n•Q0nK2=Q1n21.3.3任意进制加法计数器Q0J1K1CPQQ•Q1J2K2CPQQ&&Q2&&•J0=Q2n•Q1nK0=1J1=Q0nK1=Q2n•Q0n1•驱动方程：第21章21.33456127CPQ0Q1Q2J2=Q1n•Q0nK2=Q1nJ0=Q2n•Q1nK0=1J1=Q0nK1=Q2n•Q0n000100010110001101011功能：同步七进制加法计数器驱动方程：第21章21.3T4196功能表功能输入输出时钟CP并行予置数ABCDQAQBQCQD清零Cr清零置数计数000001011计数abcdabcd控制信号CT/LD21.3.4中规模集成计数器1.T4196（74LS196）T4196CT/LDQCCAQAGNDVCCCrQDDBQBCPACPB二—五—十进制加法计数器第21章21.3模2模5QAQBQCQDCPACPB计数脉冲从CP1输入，从QA输出，是一个二进制计数器。计数脉冲从CP2输入，从QD、QC和QB输出时，是一个五进制计数器。第21章21.3二—五—十进制加法计数器模2模5QAQBQCQDCPACPB1234567141312111098+5VQDQBCPAQACPBQC+5VCT/LDT4196••Cr8421码二—五—十进制加法计数器第21章21.3模5QBQCQDCPB模2QACPA•12