数电-第五章-时序逻辑电路

1概述一、时序电路的特点1.逻辑功能特点任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。2.电路组成特点(1)与时间因素(CP)有关；(2)含有记忆性的元件(触发器)。组合逻辑电路存储电路…………x1…xiy1…yjw1wkq1ql输入输出2二、时序电路逻辑功能表示方法1.逻辑表达式(1)输出方程)](),([)(nnntQtXFtY(3)状态方程)](),([)(1nnntQtWHtQ(2)驱动方程)](),([)(nnntQtXGtW2.状态表、卡诺图、状态图和时序图组合逻辑电路存储电路…………x1…xiy1…yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP3三、时序逻辑电路分类1.按逻辑功能划分：计数器、寄存器、读/写存储器、顺序脉冲发生器等。2.按时钟控制方式划分：同步时序电路触发器共用一个时钟CP，要更新状态的触发器同时翻转。异步时序电路电路触发器没有共用一个CP。3.按输出信号的特性划分：Moore型)]([)(nntQFtYMealy型)](),([)(nnntQtXFtY存储电路Y(tn)输出WQX(tn)输入组合电路CPY(tn)输出CPX(tn)输入存储电路组合电路组合电路455.1时序电路的基本分析和设计方法5.1.1时序电路的基本分析方法一、分析的一般步骤时序电路时钟方程驱动方程状态表状态图时序图CP触发沿特性方程输出方程状态方程计算6二、分析举例写方程式时钟方程CPCPCPCP210输出方程nnnQQQY012(同步)驱动方程nnQK,QJ2020nnQK,QJ0101nnQK,QJ1212状态方程特性方程nnnnnnQQQQQQ2020210nnnnnnQQQQQQ0101011nnnnnnQQQQQQ1212112(Moore型)[例5.1.1][解]1J1KC10Q0Q1J1KC11J1KC11Q2Q1Q2Q&FF1FF0FF2CPY7nnQQ210nnQQ011nnQQ112nnnQQQY012计算，列状态转换表CPQ2Q1Q0Y0123450100010011011111111101010001011011画状态转换图000001/1011/1111/1110/1100/1/0有效状态和有效循环010101/1/1无效状态和无效循环能否自启动?能自启动：存在无效状态，但没有形成循环。不能自启动：无效状态形成循环。方法18方法2利用卡诺图求状态图nnQQ210nnQQ011nnQQ11211001100Q2n+1Q2nQ1nQ0n010001111001100110Q1n+1Q2nQ1nQ0n010001111000001111Q0n+1Q2nQ1nQ0n0100011100Q2n+1Q1n+1Q0n+1Q1nQ0nQ2n01000111100010111111010000101101000000010111111101000101019画时序图000001/1011/1111/1110/1100/1/0123456CPCP下降沿触发Q2Q1Q0000001011111110100000Y105.1.2时序电路的基本设计方法1.设计的一般步骤时序逻辑问题逻辑抽象状态转换图（表）状态化简最简状态转换图（表）电路方程式（输出方程、状态方程）根据状态方程、触发器特性方程，求出驱动方程选定触发器的类型逻辑电路图检查能否自启动112.设计举例按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1nnnQQQ012[解]已给出最简状态图，若用同步方式：输出方程0001111001nQ2nnQQ01Y00000102QQY为方便，略去右上角标n。状态方程0001111001nQ2nnQQ0110nQ101010010QQn11nQ0100101211QQQQQQn12nQ0011020112QQQQQn[例5.1.2]12010QQn0101211QQQQQQn020112QQQQQn选用JK触发器100KJ01021,QKQQJ驱动方程约束项022201)(QQQQQQ02201201QQQQQQQQ02201QQQQQ逻辑图CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&检查能否自启动：110111000能自启动/0/102012QK,QQJ(Moore型)02QQY131/1[例5.1.3]设计一个串行数据检测电路，要求输入3或3个以上数据1时输出为1，否则为0。[解]逻辑抽象，建立原始状态图S0—原始状态(0)S1—输入1个1S2—连续输入2个1S3—连续输入3或3个以上1S0S1S2S3X—输入数据Y—输出入数据0/01/00/01/00/00/01/1状态化简S0S1S20/01/00/01/00/01/10/00/014状态分配、状态编码、状态图S0S1S20/01/00/01/00/01/1M=3，取n=2S0=00S1=01S2=110001110/01/00/01/00/01/1选触发器、写方程式选JK()触发器,同步方式输出方程Q1nQ0nX0100011110Y000001nXQY1Q11nnXQQ011Q21XQn10状态方程15驱动方程nnXQQ011nnnnQXQQXQ1010nnQXQ01约束项nnnQXQXQ101XQn10nnQXXQ00nXQJ01XK1XJ0XK0nXQY1&逻辑图CPX1Y1J1KC1FF0Q0(Mealy型)无效状态10000010000/01111111/1能自启动Q11KC1FF1&1J165.2计数器(Counter)5.2.1计数器的特点和分类一、计数器的功能及应用1.功能：对时钟脉冲CP计数。2.应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。二、计数器的特点1.输入信号：计数脉冲CPMoore型2.主要组成单元：时钟触发器17三、计数器的分类按数制分：二进制计数器十进制计数器N进制(任意进制)计数器按计数方式分：加法计数器减法计数器可逆计数(Up-DownCounter)按触发器翻转是否同时分：同步计数器(Synchronous)异步计数器(Asynchronous)按开关元件分：TTL计数器CMOS计数器185.2.2二进制计数器计数器计数容量、长度或模的概念计数器能够记忆输入脉冲的数目，即电路的有效状态数M。3位二进制同步加法计数器：823M00001111/14位二进制同步加法计数器：000111/11624Mn位二进制同步加法计数器：nM219一、二进制同步计数器1.3位二进制同步加法计数器(1)结构示意框图与状态图三位二进制同步加法计数器CPCarry输入计数脉冲送给高位的进位信号000001/0010/0011/0100/0101/0110/0111/0/12021FF2、FF1、FF0Q2、Q1、Q0设计方法一：按前述设计步骤进行（P297299）设计方法二：按计数规律进行级联CPQ2Q1Q0C012345678000001010011100101110111000000000010C=Q2nQ1nQ0n来一个CP翻转一次J0=K0=1当Q0=1，CP到来即翻转J1=K1=Q0当Q1Q0=1，CP到来即翻转J2=K2=Q1Q0=T0=T1=T2(2)分析和选择触发器21J0=K0=1J1=K1=Q0J2=K2=Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2串行进位触发器负载均匀CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2并行进位低位触发器负载重(3)用T型触发器构成的逻辑电路图22C=Q2nQ1nQ0n23(5)n位二进制同步加法计数器级联规律：-100121ijnjnnniniiQQQQQT(4)用T’型触发器构成的逻辑电路图CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&23B=Q2nQ1nQ0nBorrow若用T触发器：2.3位二进制同步减法计数器CPQ2Q1Q0B0123456700011111010110001101000110000000012FFFFFF、、012QQQ、、—向高位发出的借位信号T0=1T1=Q0nT2=Q1nQ0n级联规律：1-00121ijnjnnniniiQQQQQTCP1J1KC1FF011J1KC1FF11J1KC1FF1&&BQ0Q1Q2Q0Q1Q2243.3位二进制同步可逆计数器(1)单时钟输入二进制同步可逆计数器加/减控制端0/DU加计数T0=1、T1=Q0n、T2=Q1nQ0n/012nnnQQQBC1/DU减计数T0=1、T1=Q0n、T2=Q1nQ0nnnnQQQBC012/CPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U/D1&1&1&1C/B25(2)双时钟输入二进制同步可逆计数器加计数脉冲减计数脉冲CP0=CPU+CPDCP1=CPU·Q0n+CPD·Q0nCP2=CPU·Q1nQ0n+CPD·Q1nQ0nCPU和CPD互相排斥CPU=CP，CPD=0CPD=CP，CPU=0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD264.集成二进制同步计数器(1)集成4位二进制同步加法计数器1234567816151413121110974161(3)VCCCOQ0Q1Q2Q3CTTLDCRCPD0D1D2D3CTP地引脚排列图逻辑功能示意图74161Q0Q1Q2Q3CTTLDCOCPCTPCRD0D1D2D3000000110011CR=0Q3Q0=0000同步并行置数CR=1，LD=0，CP异步清零Q3Q0=D3D01)74LS161和74LS1632774161的状态表输入输出注CRLDCTPCTTCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010d3d2d1d0111111011000000d3d2d1d0计数保持保持0清零置数CR=1,LD=1,CP，CTP=CTT=1二进制同步加法计数CTPCTT=0CR=1，LD=1，保持若CTT=0CO=0若CTT=1nnnnQQQQCO01232874163的状态表2)CC4520VDD2CR2Q32Q22Q12Q02EN2CP1CP1EN1Q01Q11Q1Q31CRVSS12345678161514131211109CC4520CC4520Q0Q1Q2Q3ENCPCR21使能端也可作计数脉冲输入计数脉冲输入也可作使能端异步清零输入输出CRENCPQ3n+1Q2n+1Q1n+1Q0n+11010000010000加计数加计数保持保持29(2)集成4位二进制同步可逆计数器1)74191（单时钟）74191Q0Q1Q2Q3U/DLDCO/BOCPCTD0D1D2D3RC加计数时CO/BO=Q3nQ2nQ1nQ0n并行异步置数减计数时CO/BO=Q3nQ2nQ1nQ0n1234567816151413121110974191D1Q1Q0CTU/DQ2Q3地VCCD0CPRCCO/BOLDD2D3LDCTU/DCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+10d3d2d1d010010111d3d2d1d0加法计数减法计数保持301234567816151413121110974193D1Q1Q0CPDCPUQ2Q3地VCCD0CR