搜索
11.一个项目的输入输出端口是定义在A。A.实体中B.结构体中C.任何位置D.进程体2.描述项目具有逻辑功能的是B。A.实体B.结构体C.配置D.进程3.关于1987标准的VHDL语言中，标识符描述正确的是B。A.下划线可以连用B.下划线不能连用C.不能使用下划线D.可以使用任何字符4.VHDL语言中变量定义的位置是D;VHDL语言中信号定义的位置是D。A.实体中中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置5.变量和信号的描述正确的是A。A.变量赋值号是:=B.信号赋值号是:=C.变量赋值号是=D.二者没有区别6.变量和信号的描述正确的是B。A.变量可以带出进程B.信号可以带出进程C.信号不能带出进程D.二者没有区别6.关于VHDL数据类型，正确的是D。A.数据类型不同不能进行运算B.数据类型相同才能进行运算C.数据类型相同或相符就可以运算D.运算与数据类型无关7.关于VHDL数据类型，正确的是B。A.用户不能定义子类型B.用户可以定义子类型C.用户可以定义任何类型的数据D.前面三个答案都是错误的8.可以不必声明而直接引用的数据类型是C。A.STD_LOGICB.STD_LOGIC_VECTORC.BITD.前面三个答案都是错误的9.使用STD_LOGIG_1164使用的数据类型时B。A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D.必须在结构体中声明10.VHDL运算符优先级的说法正确的是C。A.逻辑运算的优先级最高B.关系运算的优先级最高C.逻辑运算的优先级最低D.关系运算的优先级最低11.VHDL中顺序语句放置位置说法正确的是D。A.可以放在进程语句中B.可以放在子程序中C.不能放在任意位置D.前面的说法都正确12.不属于顺序语句的是B。A.IF语句B.LOOP语句C.PROCESS语句D.CASE语句13.现场可编程门阵列的英文简称是A。A.FPGAB.PLAC.PALD.PLD14.可编程逻辑器件的英文简称是D。A.FPGAB.PLAC.PALD.PLD15.在EDA中，IP的中文含义是D。A.网络供应商B.在系统编程C.没有特定意义D.知识产权核16.如果a=1,b=1，则逻辑表达式（aXORb）OR（NOTbANDa）的值是A。A.0B.1C.2D.不确定17.执行下列语句后Q的值等于B。……SIGNALE:STD_LOGIC_VECTOR(2TO5);SIGNALQ:STD_LOGIC_VECTOR(9DOWNTO2);……E=(2=’1’,4=’0’,OTHERS=’1’);Q=(2=E(2),4=E(3),5=’1’,7=E(5),OTHERS=E(4));……A．“11011011”B.“00101101”C.“11011001”D.“00101100”18.在VHDL语言中，下列对时钟边沿检测描述中，错误的是D。A.ifclk’eventandclk=‘1’thenB.iffalling_edge(clk)thenC.ifclk’eventandclk=‘0’thenD.ifclk’stableandnotclk=‘1’then219.下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的。。A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B.原理图输入设计方法一般是一种自底向上的设计方法；C.原理图输入设计方法无法对电路进行功能描述；D.原理图输入设计方法也可进行层次化设计。20.下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程：A。A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试21.在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是。A.PROCESS为一无限循环语句;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。B.敏感信号参数表中，应列出进程中使用的所有输入信号；C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成；D.当前进程中声明的信号也可用于其他进程。22.对于信号和变量的说法，哪一个是不正确的：A。A.信号用于作为进程中局部数据存储单元B.变量的赋值是立即完成的C.信号在整个结构体内的任何地方都能适用D.变量和信号的赋值符号不一样23.VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：。A.IEEE库B.VITAL库C.STD库D.WORK工作库24.下列语句中，不属于并行语句的是：B。A.进程语句B.CASE语句C.元件例化语句D.WHEN…ELSE…语句25.在VHDL的CASE语句中，条件句中的“=”不是操作符号，它只相当与B作用。A.IFB.THENC.ANDD.OR26.下列关于信号的说法不正确的是C。A.信号相当于器件内部的一个数据暂存节点。B.信号的端口模式不必定义，它的数据既可以流进，也可以流出。C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。D.信号在整个结构体内的任何地方都能适用。27.下面哪一个可以用作VHDL中的合法的实体名D。A.ORB.VARIABLEC.SIGNALD.OUT128.下列关于变量的说法正确的是A。A.变量是一个局部量，它只能在进程和子程序中使用。B.变量的赋值不是立即发生的，它需要有一个δ延时。C.在进程的敏感信号表中，既可以使用信号，也可以使用变量。D.变量赋值的一般表达式为：目标变量名=表达式。29.下列关于CASE语句的说法不正确的是B。A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。B.CASE语句中必须要有WHENOTHERS=NULL；语句。C.CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。D.CASE语句执行必须选中，且只能选中所列条件语句中的一条。30.在VHDL中,可以用语句D表示检测clock下降沿。A.clock’eventB.clock’eventandclock=’1’C.clock=’0’D.clock’eventandclock=’0’31.在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量，B事先声明。A.必须B.不必C.其类型要D.其属性要32.在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为A次。A.8B.7C.0D.133.在VHDL中，PROCESS结构内部是由B语句组成的。A.顺序B.顺序和并行C.并行D.任何34.在元件例化语句中，用D符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP（）中的信3号名关联起来。A.=B.:=C.=D.=35.在VHDL中，含WAIT语句的进程PROCESS的括弧中B再加敏感信号，否则则是非法的。A.可以B.不能C.必须D.有时可以36.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，D是错误的。A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。D.综合是纯软件的转换过程，与器件硬件结构无关；37.关于VHDL中的数字，请找出以下数字中数值最小的一个：A.2#1111_1110#B.8#276#C.10#170#D.16#E#E138.以下对于进程PROCESS的说法，正确的是：C。A.进程之间可以通过变量进行通信B.进程内部由一组并行语句来描述进程功能C.进程语句本身是并行语句D.一个进程可以同时描述多个时钟信号的同步时序逻辑39.进程中的信号赋值语句，其信号更新是C。A.按顺序完成；B.比变量更快完成；C.在进程的最后完成；D.以上都不对。40.下列标识符中，B是不合法的标识符。A.State0B.9moonC.Not_Ack_0D.signal41.在VHDL中，IF语句中至少应有1个条件句，条件句必须由表达式构成。A.BITB.STD_LOGICC.BOOLEAND.INTEGER42.在VHDL中，一个设计实体可以拥有一个或多个DA.设计实体B.结构体C.输入D.输出43.在VHDL的IEEE标准库中，预定义的标准逻辑位STD_LOGIC的数据类型中是用表示的。A．小写字母和数字B.大写字母数字C.大或小写字母和数字D.全部是数字44.在VHDL中，条件信号赋值语句WHEN_ELSE属于语句。A．并行和顺序B.顺序C.并行D.不存在的45.在VHDL的IEEE标准库中，预定义的标准逻辑数据STD_LOGIC有C种逻辑值。A．2B.3C.9D.846.在EDA工具中，能完成在目标系统器件上布局布线软件称为（C）A.仿真器B.综合器C.适配器D.下载器47.大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过___A__实现其逻辑功能。P42A.可编程乘积项逻辑B.查找表（LUT）C.输入缓冲D.输出缓冲48.VHDL常用的库是（A）A.IEEEB.STDC.WORKD.PACKAGE49.下面既是并行语句又是串行语句的是（C）A.变量赋值B.信号赋值C.PROCESS语句D.WHEN…ELSE语句50.不完整的IF语句，其综合结果可实现__A__。A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路51.状态机编码方式中，其中__A__占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。A.一位热码编码B.顺序编码C.状态位直接输出型编码D.格雷码编码52.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。A.FPGA全称为复杂可编程逻辑器件；B.FPGA是基于乘积项结构的可编程逻辑器件；4C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。53.下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：BA．原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B．原理图输入设计方法一般是一种自底向上的设计方法C．原理图输入设计方法无法对电路进行功能描述D．原理图输入设计方法不适合进行层次化设计54.在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：___D__A．PROCESS为一无限循环语句B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C．当前进程中声明的变量不可用于其他进程D．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成二、填空题EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。VHDL源程序的文件名应与实体名相同，否则无法通过编译。下列是EDA技术应用时涉及的步骤：A.原理图/HDL文本输入;B.适配;C.时序仿真;D.编程下载;E.硬件测试;F.综合请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程：A→___F___→___B__→____C___→D→___E____三、简答1、信号与变量的区别信号赋值语句在进程外作为并行语句，并发执行，与语句所处的位置无关。变量赋值语句在进程内或子程序内作为顺序语句，按顺序执行，与语句所处的位置有关。信号赋值符号为=，变量赋值符号