高速电路信号完整性分析与设计九

1第9章高速信号的电源完整性分析在电路设计中，设计好一个高质量的高速PCB板，应该从信号完整性(SI——SignalIntegrity)和电源完整性(PI——PowerIntegrity)两个方面来考虑。尽管从信号完整性上表现出来的结果较为直接，但是信号参考层的不完整会造成信号回流路径变化多端，从而引起信号质量变差，连带引起了产品的EMI性能变差。这将直接影响最终PCB板的信号完整性。因此研究电源完整性是非常必要和重要的。9.1电源完整性概述虽然电子设计的发展已经有相当长的历史，但是高速信号是近些年才开始面对的问题，随之出现的电源完整性的许多概念并不为大多数人所了解。这里，对其中涉及到的一些基本名词做些简单的介绍。9.1.1电源完整性的相关概念电源完整性(PowerIntegrity)：是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。虽然电源完整性是讨论电源供给的稳定性问题，但由于地在实际系统中总是和电源密不可分的，通常把如何减少地平面的噪声也做为电源完整性的一部分讨论。电源分配网络：电源分配网络的作用就是给系统内所有器件或芯片提供足够的电源,并满足系统对电源稳定性的要求。同步开关噪声（SimultaneousSwitchNoise，简称SSN）：是指当器件处于开关状态，产生瞬间变化的电流（di/dt），在经过回流途径上存在的电感时，形成交流压降，从而引起噪声，所以也称为Δi噪声。同步开关噪声包括电子噪声、地弹噪声、回流噪声、断点噪声等。它对电源完整性的影响表现为地弹和电源反弹。地弹噪声：它是同步开关噪声对电源完整性影响的表现之一。是指芯片上的地参考电压的跳动。当大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。回流噪声：众所周知，只有构成回路才有电流的流动，整个电路才能工作，这样每条信号线上的电流势必要找一个路径以从末端回到源端，一般会选择与之相近的平面。由于地平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。29.1.2电源噪声的起因及危害造成电源不稳定的根源主要在于两个方面：一是数字器件高速开关状态下，△I噪声电流和瞬态负载电流过大；二是实际电源分配系统存在电感,造成输入阻抗过大,造成很大电磁骚扰。从表现形式上来看又可以分为三类：一是同步开关噪声（SimultaneousSwitchNoise，简称SSN），有时被称为Δi噪声，地弹（Groundbounce）现象也可归于此类（图9－1-a）；二是非理想电源分配系统的阻抗影响（图9－1-b）；三是由于电源分配系统可以看成很多电感和电容构成的网络,也可看成谐振腔，存在谐振效应，影响阻抗的大小，同时存在边缘效应,即引起边缘反射和边缘辐射现象（图9－1-c）。在前面第六章中已经详细介绍了同步开关噪声的问题。图9－1-a同步开关噪声图9－1-b非理想电源阻抗图9－1-c谐振及边缘效应从前面的图9－1-c我们可以看到，电源平面其实可以看成是由很多电感和电容构成的网络，也可以看成是一个共振腔，在一定频率下，这些电容和电感会发生谐振现象，从而影响电源层的阻抗。比如一个8英寸×9英寸的PCB空板，板材是普通的FR4，电源和地之间的间距为4.5Mils，随着频率的增加，电源阻抗是不断变化的，尤其是在并联谐振效应显著的时候，电源阻抗也随之明显增加（见图9－2）。3频率（单位：G赫兹）图9－2电源平面的谐振现象除了谐振效应，电源平面和地平面的边缘效应同样是电源设计中需要注意的问题，这里说的边缘效应就是指边缘反射和辐射现象，也可以列入EMI讨论的范畴。如果抑制了电源平面上的高频噪声，就能很好的减轻边缘的电磁辐射，通常是采用添加去耦电容的方法，从图9－3中可以看出去耦电容在抑制边缘辐射中的作用。边缘效应是无法完全避免的，在设计PCB时，要尽量让信号走线远离铺铜区边缘，以避免受到太大的干扰。图9－3去耦电容在抑制边缘辐射中的作用9.2电源分配系统设计分析高速PCB电源完整性设计的主要问题之一,就是电源分配系统的设计。电源分配系统的质量直接影响信号的质量。在高速系统中,电源分配系统在不同频率时,存在不同输入阻抗,导致PCB电源/地平面上出现由ΔI噪声电流,瞬态负载电流引起的ΔI噪声电压。这会造成供电不连续,导致电磁骚扰发生,严重影响高速系统的正常工作。理想电压源的源阻抗为零,保证电磁骚扰被吸收,负载上的电压与源电压相等。而实际电源存在阻抗,引起电源完整性问题,并产生电磁骚扰。图9－4-b画出的是一个真正的电源，它有一定的以电阻，电感或者电容形式存在的阻抗。4事实上，阻抗是分布在整个电源分配系统中。因为有了阻抗，噪音信号将叠加在电源上。图9－4电源模型电源分配系统设计的关键是控制电源的目标阻抗。让我们考虑一块5*5的板子，有多片数字IC，并有一个＋5.0V的电源，忽略IC相对于电源的位置和线路噪声，那么+5V电源传送到各个IC的电源管脚，并且保持+5V不变。具有这些特性的电源，可以原理性地代表一个理想的电源，它的阻抗是0，如图9－4-a所示。0阻抗保证了电源端的电压与负载端的电压一致。9.2.1电源分配系统的分类电源分配系统可以分为局部电源分配和系统级电源分配。局部电源分配网络的分析虽然和系统级的电源分配有很多共同之处，但是它们的侧重点是不同的。局部电源分配系统侧重于为I/O缓冲器提供所必须的高频电流。1局部电源分配本质上说，在数字系统中对电源分配的问题需要做两个级别的考虑，即低频和高频。实际系统的电源供给是通过感性的平面或者走线网络而分发的，因此当多个器件的许多门电路同时发生开关的时候，电源平面和走线的电感和电阻就会表现为高阻抗的特性，从而限制了瞬间电流的通过。所以考虑高频主要是满足器件I/O电路的需要。此外，芯片的内核逻辑元件也需要高频的电源分配。VRM（VoltageRegulatorModule）是供电的源端,中文意思是电压调节模块，其主要作用是通过对直流-直流（DC-DC）转换电路的控制来为器件提供稳定的工作电压。它将一个直流电压转换为另一个值,如将5V转为1.8V。图9－5是VRM的一个简化的线性模型,其中Rout为VRM的输出电阻,Lout为VRM的输出电感,Rflat为VRM的等效串联电阻(ESR),Lslew为VRM的输入电感,它由VRM内部晶体管的特性决定：dtdiVLslew，式中V为电压波动范围，di是VRM输出的最大瞬态电流，dt是VRM的输出电流从0变为di所需的时间。5图9－5VRM的简化模型当输出缓冲器发生开关的时候，它需要电源VRM模块很快速地提供电流，但是由于电源路径上存在串联电感，它会在开关期间内限制电流的通过。如果这个电感足够大，那么当瞬间电流变化很快的时候，输出缓冲器和电源之间就会被完全分隔。当电感足够大，在高速开关的状态下，看起来就像一个开路，而阻止了电流的通过。这样，由于电源不能提供所需的电流，那么在I/O单元上所加的电压就会变低。这种现象有很多种叫法，比如电源下降（powerdroop），塌轨（railcollapse）等。无论怎么称谓，如果在设计时候没有经过充分的考虑，就会破坏信号的完整性。理想情况下，消除或者是减小串联电感，就可以解决塌轨的问题。但是在实际的系统中无法采用这种理想的方法，因为不可能在距离每个I/O很近的位置都放置一个VRM。另一个比较好的做法就是将去耦电容尽可能的靠近器件放置。VRM会对去耦电容进行充电，所以这些电容可以看作是局部的电池或者是针对I/O的微型电源供给系统。如果去耦电容的容量足够大，电容的串联电感很小，那么这些电容就可以在开关输出的时候提供必要的瞬间电流，从而保持信号的完整。图9－6显示了信号质量随局部电容变化的响应情况，电容C代表器件I/O单元的局部电容，可以看到，随着电容容量的增大，信号完整性也就变得越好。图9－6信号完整性随去耦电容的变化：（a）以电源为参考的微带线；（b）以地为参考的微带线2系统级电源分配6系统级电源分配网络的作用就是为所有的器件提供一个稳定均衡的电压。保持整个板子系统电源的平稳是至关重要的，因为参考电压或者电源电压的波动将会显著影响单个器件的时序和信号完整性。电源的波动会导致器件之间的时序偏差，侵蚀宝贵的时序裕量。这些元器件都需要一个低阻抗的电压源，这样才能在逻辑门发生开关的时候提供必要的电流。如果器件是直接连到电源或者VRM上，那就不用担心系统的电源分配了，然而不幸的是，实际系统的电源供给是通过感性的平面或者走线网络而分发的，因此当多个器件的许多门电路同时发生开关的时候，电源平面和走线的电感和电阻就会表现为高阻抗的特性，从而限制了瞬间电流的通过。系统级电源分配的目的就是为了给系统中的各器件提供所有的电流需求。本质上说，在数字系统中对电源分配的问题需要做两个级别的考虑，既低频和高频。考虑高频主要是满足器件I/O电路的需要，这在前面的章节已经重点讨论过了。此外，芯片的内核逻辑元件也需要高频的电源分配。电源分配系统在高频部分的功能就是为器件各部分提供瞬态电流，正如前面所说的，可以通过距离电源管脚尽可能近的地方放置电容，并且增大片上电容的方法来达到这样的要求，这些电容就会像电池一样为器件提供必需的瞬间电流，电容的容量要足够大，这样才可以存储足够多的电荷，从而满足瞬态电流的需求。但存在的问题是，一旦电容将电荷耗尽，在重新被充电之前，就不能再提供电流，如果这个高频电容和电源之间路径的电感比较大，那么电容就无法达到及时的充电，继而也就不能提供所需的电流。解决这个问题可以通过在VRM和器件之间多放置一些电容来实现。如果新加的电容放置的恰当，那么它就可以提供一个电荷“储水池”，为靠近器件的电容进行再充电。这种外层的电容在容量上要比片上电容或者内层的电容要大。由于这些电容远离了器件，对其去耦带宽的要求也降低了，因为它们不需要满足逻辑单元全部的电流变化（di/dt）需求，而只需提供对内层电容进行再充电所必需的带宽即可。有时候，为了保持整个板子的参考电压的稳定和均衡，可能需要在系统电源和器件之间放置好多层的电容。电容距离器件越远，它所需要提供的带宽也越小。9.2.2常用的两种电源分配方案我们的设计目的是尽可能减小网络中的阻抗，实现电源完整性。有两种方法：电源总线法（powerbuses）和电源位面法(powerplanes)。一般来说，电源位面法较之电源总线法有着比较好的阻抗特征，不过，就实用性来说，总线法更好一些。两种电源分配方案分别用图9－7的a和b表示。电源总线系统（图9－7－a）是由一组根据系统设备要求不同而具有不同电压级别的线路组成的。从逻辑上讲，典型的应该是+3.3V和地线。每种电压级别所需的线路数目根据系统的不同而不同。电源位面系统（图9－7－b）是由多个涂满金属的层（或者层的部分）组成的。每个不同电压级别需要一个单独的层。金属层上面唯一的缝隙，是为了布置管脚和信号过孔用的。7图9－7－a电源总线法图9－7－b和位面法模型早期设计更倾向于总线方法，这是因为电源位面系统把整个层用作电源分配，成本比较高。总线需要给所有的设备提供电源，而且还要给信号线留出空间；于是，总线必须是很长很窄的带子。这使得在较小的交叉范围内产生一些小阻抗。尽管这些阻抗很小，但是仍然不可忽视。一块最简单的板子也会有20到30个IC。如果一个带有20个IC的板子上，每个设备有200mA，那么总电流将为4A。那么总线上1.125欧姆的小阻抗将会造成0.5V的电压损失。如果供应的总电压是5V的话，那么总线上最后一个设备仅能得到4.5V的电压。因为电源位面系统使用的是整个层，那么它的唯一限制就是板子的尺寸问题。带有同样多设备的系统，电源位面上的阻抗只是总线系统上的阻抗的一个零