搜索
计算机五大部件：运算器、存储器、控制器、输入设备、输出设备运算器：完成算数和逻辑运算，并将运算的中间结果暂存在运算器存储器：存放数据和程序控制器：控制、指挥程序和数据的输入、运行及处理运算结果输入设备：将人们熟悉的信息形式转换为机器能识别的信息形式输出设备：将机器运算结果转换为人们熟悉的信息形式硬件名词解释：寄存器：暂存指令、数据、地址的存储设备算数逻辑单元（ALU）：完成算数逻辑运算存储器：存放数据和程序字：一个存储单元中存放的一串二进制代码字节：8位二进制代码字长：字的长度容量：存储单元个数＊存储字长地址：存储单元的编号CPU：中央处理器，包含控制器和运算器主机：CPU与主存储器主存：存放数据与程序，可直接与CPU交换信息辅存：总线：连接多个部件的信息传输线，各部件共享的传输介质数据：兼容：指令流：地址流如何区分存储器中的指令和数据：执行阶段取出的是数据，取址阶段取的是指令总线分类：1.片内总线芯片内部的总线2.系统总线CPU、IO设备、主存之间的信息传输线2.1数据总线传输各部件的数据信息，双向传递2.2地址总线指出数据总线上的数据在主存单元的地址或IO设备的地址，单向2.3控制总线发出各种控制信号的传输线，双向3.通信总线计算机系统之间或与其他系统间的通信2.1串行通信数据在单条1位宽的传输线上，一位一位按顺序分时传送2.2并行通信数据在多条并行1位宽的传输线上同事传送总线控制包括判优控制和通信控制，总线控制器统一管理总线的一系列问题1.判优控制由总线控制器按一定的优先等级顺序确定哪个设备能使用总线1.1链式查询总线同意信号BG串行地从一个IO接口送到下一个IO接口，若BG到达的IO接口有总线请求就不再往下传，该借口获得总线使用权并建立总线忙BS信号。离总线控制器近的设备有最高优先级，只需很少几根线就能实现总线控制，但对电路故障很敏感，且优先级低的设备很难获得请求。1.2计数器定时查询总线控制器接到BR送来的总线请求信号后，在总线未被使用的情况下（BS＝0）内部的计数器开始计数，并通过设备地址线向各设备发出一组地址信号。当某个请求占用总线的设备地址与计数值一致时，便获得总线使用权。优先次序可以改变，但增加了控制线，控制较为复杂。1.3独立请求方式每台设备均有一对总线请求线和总线同意线，设备需要使用总线时便发出该设备请求信号，总线控制器内部有一排队电路，根据优先次序确定响应哪一台设备请求。响应速度快，优先次序控制灵活，但控制线数量多，总线控制更复杂。选择题移码主要用于浮点数中的阶码运算器负责算数运算和逻辑运算EPROM指光擦除可编程的只读存储器变址寻址中操作数有效地址等于变址寄存器内容加上形式地址若浮点数用补码表示，则判断运算结果是否为规格化数的方法是数符与尾数小数点后第一位数字相异为规格化数外围设备指除了CPU和内存以外的其他设备中断向量地址是中断服务例行程序入口地址的指示器某计算机字长16位，存储容量是64KB，若按字编址，则寻址范围是32K发生中断请求的条件之一是一条指令执行结束机器周期通常采用主存中存取一个指令字的最短时间来规定系统总线中控制线的功能是：提供主存、IO接口设备的控制信号和响应信号一RAM芯片，容量为512*8位，包括电源和接地端，该芯片引出线最小数目是19在微型机系统中，外围设备通过设备控制器与主板的系统总线相连接CPU中跟踪指令后继地址的寄存器是程序计数器某寄存器中的值有时是地址，因此只有计算机的指令才能识别它指令采用跳跃寻址方式可以实现程序的条件转移或无条件转移单地址指令中为了完成两个数的算数运算，除地址码指明的一个操作书外，另一个数常采用隐含寻址方式在集中式总线仲裁中，独立请求方式响应时间最快硬布线控制器是一种由门电路和触发器构成的复杂树形网络所形成的逻辑电路主机中能对指令进行译码的是：控制器冯诺依曼机工作方式基本特点是：按地址访问并顺序执行指令下面对总线的描述确切完备的概念是：两种信息源的代码不能在总线中同时传送同步信号之所以比异步信号具有较高的传输频率是因为：同步通信用一个公共的时钟信号进行同步有关Cache的说法正确的是：CPU内外都可设置cache在下面描述PCI总线基本概念中，不正确的表述是：系统中允许只有一条PCI总线总线中地址线的作用是：制定主存单元和IO设备接口电路的选择地址存储周期是指：存储器进行连续写操作所允许的最短时间间隔机器字长32位，其存储容量为4MB，若按字编址，其寻址范围是：0-1MW在关中断状态下，不可响应的中断是：可屏蔽中断在中断响应过程中，保护PC的作用是：使中断返回时能回到断点处继续原程序的执行在独立请求方式下，若有几个设备，则：有几个总线请求信号和几个总线响应信号填空题CPU与主存，输入输出接口和系统总线合称为主机在浮点补码加减运算中，当运算结果的尾数不是左规和右规形式时，需要进行规格化操作由若干一位加法器构成多位加法器时，进位可采用串行进位法和并行进位法计算机系统中的存储器分为内存和外存。在CPU执行程序时，将指令存放在IR中指令的编码将指令分成操作码、地址码等字段在微程序控制中，计算机执行一条指令的过程就是依次执行一个确定的微指令序列的过程微指令执行时，产生后续微地址的方法主要有计数器方式、断定方式一条机器指令的执行可以与一段微指令构成的微程序相对应。微指令可由一系列微命令组成操作数的存储位置隐含在指令的操作码中，这种寻址方式是隐含寻址存储器间接寻址方式指令给出的是操作数的有效地址所在的存储器地址，CPU需要访问内存单元才能获得操作数微命令的编码表示法是把一组相斥性的微指令信号编码在一起在寄存器之间建立数据通道的任务是由操作控制器来完成的DMA操作方式主要通过单字节方式、连续方式、请求方式三种方式。操作类型：数据传送、数据校验、数据检索。Cache是高速缓冲存储器（简称快存）,是为了解决CPU和主存之间速度不匹配问题而设置的。建立高速缓冲存储器理论依据是程序访问的局部性。常用的地址映射方式有直接映射、全相联映射、组相联映射三种。地址映射是用来确定虚和实之间的逻辑关系。信息在总线上有三种传送方式有三种分别为：串行传送；并行传送；并串行传送。对存储器的要求是容量大，速度快，成本低为了解决这三方面的矛盾，计算机采用多级存储和体系结构。存储器的技术指标主要有存储容量、存取时间、存储周期和存储器带宽。CPU能直接访问Cache和内存，但不能直接访问外存。计算机存储系统一般指CPU内的寄存器、Cache、主存、外存、后备存储器等五个层次。主存储器和CPU之间增加Cache的目的是解决CPU和主存之间的速度匹配问题。存储周期是指为存储器进行连续读和写操作所允许的最短时间间隔。DRAM存储器的刷新一般有集中式、分散式和异步式三种方式，之所以刷新是因为有电荷泄露、需要定期补充。虚拟存储器指的是主存-外存层次，它给用户提供了一个比实际空间大得多的虚拟地址空间。存储程序并按地址顺序执行,这是冯诺依曼型计算机的工作原理。层次化存储体系涉及到主存、辅存、Cache和寄存器，按存取时间由短至长的顺序是寄存器，Cache，主存，辅存。静态存储单元是由晶体管构成的双稳态电路，保证记忆单元始终处于稳定状态，存储的信息不需要刷新(或恢复)。三级存储器系统是指高缓、内存、外存。在计算机系统中，地址总线的位数决定了内存储器最大的可寻址空间。数据总线的位数与它的工作频率的乘积正比于该总线最大的输入/输出能力。静态存储器是由晶体管构成的：双稳态电路，存储器的住处不需要：刷新建立高速缓冲的理论依据是：程序访存的局部性原理Cache是一种：SRAM存储器DMA操作主要采用：停止CPU访问主存、周期挪用、DMA与CPU交替访问判断题8421码就是二进制√只要运算器具有加法器和移位功能，再增加一些控制逻辑，计算机就能实现各种算数运算√CPU访问存储器的时间是由存储器容量决定的，存储器容量越大访问存储器就需的时间越长X一般情况下，ROM和RAM在存储体中是统一编址的√扩展操作码是一种优化技术，它使操作码的长度随地址码和减少而增加，不同地址的指令可以具有不同长度的操作码√RISC的主要设计目标是减少指令书，降低软硬件开销√与微程序控制器相比，组合逻辑控制器的速度较快√在CPU中，译码器主要用在运算器中挑选多路输入数据中的某一路数据送到ALUX组成总线不仅要有传输信息的传输线，还应有实现总线传输控制的器件，既总线缓冲器和总线控制器√所有的数据传送方式都必须由CPU控制实现XCPU在响应中断后可以立即响应更高优先级的中断请求X为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作√控制存储器是用来存放微程序的存储器，它应该比主存储器速度快√DMA设备的中断级别比其他外设高，否则可能引起数据丢失√决定计算机计算精度的主要技术指标一般是指计算机的字长。√计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令。X。“运算速度”指标的含义是指每秒钟能执行多少条指令。利用大规模集成电路技术把计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫做单片机。X。计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫做微处理器。某R进位计数制，其左边1位的权是其相邻的右边1位的权的R倍。√在计算机中，所表示的数有时会发生溢出，其根本原因是计算机的字长有限。√流水线中相关总是指在一段程序的相邻指令之间存在某种关系，这种关系影响指令的并行执行√对一个并行寄存器来说只要始终脉冲到来，便可以从输出端同时输出各位数据XDMA控制器和CPU可以同时使用总线X在浮点运算起中阶码部件可实现加减乘除四则运算X只有加减中断屏蔽技术是用中断屏蔽寄存器对中断请求线进行屏蔽控制，因此只有多级中断系统才能采用中断屏蔽技术X（全部正确描述）在微型计算机广阔领域中，会计电算化属于计算机数据处理方面的应用。计算机的内存储器是由RAM和ROM两种半导体存储器组成。使用微机的过程中突然断电，RAM的保存信息会丢失ROM的保存信息不受影响。半导体ROM是一种非易失性存储器。一般情况下，RAM和ROM在存储体中是统一编制的。静态RAM和动态RAM是一种易失性存储器。Cache的功能全部由硬件实现。Cache和主存统一编制，即在空间的某一部分属于Cache。错Cache中字块保存的是主存中相应字块的副本，Cache是一种缓冲，而不是与主存处于同等地位的存储器，故不需要占用主存空间。DMA控制器和CPU不能同时使用总线。CPU响应DMA请求后CPU内部寄存器的内容不会被破坏。决定计算机计算精度的主要技术指标是计算机的字长。三态门是靠允许/禁止输出端上加入逻辑1或者逻辑0和高阻抗状态。大多数微型计算机的总线由地址总线数据总线控制总线完成。对外设的统一编制是给每一个外设至少设置一个地址码。外部设备中断不能立刻得到CPU的响应。计算机运算速度的重要指标，是每秒执行多少条指令。DMA只能是用于主存与外设之间数据交换方式。一个更高优先级的中断请求不一定中断另一个中断处理程序的执行。（当Cpu处于关中断状态或者更高级的中断源被屏蔽，不能中断）一个通道可以连接多个控制器，而一个控制器又可以连接若干台同类型的外部设备。组成总线不仅要有传输信息的传输线,还应有实现总线传输控制的器件,即总线缓冲器和总线控制器。大多数微型机的总线由地址总线、数据总线、控制总线组成，因此，他们是三总线类型。（他们三者是指总线的类型，不是指总线的结构）。磁带存储器是纪录数字信号的设备。不是模拟信号的设备。输入输出设备的寻址方式是统一编制和独立编制。DMA设备的中断级别比其他外设高,否则可能引起数据丢失。一旦中断请求出现,CPU必须执行完当前指令后，才可以转去受理中断。在各种数据磁记录方式,改进是调频制的记录密度最高。键盘属于输入设备，但显示器上显示的内容既有机器的输出结果，又有用户通过键盘输入的内容，所以显示器既是输入设备，又是输出设备答案：错，显示器无论是输出机器的结果还是输出键盘输入的内容均是向用户输出信息，所以显示