时序逻辑电路的设计

时序逻辑电路的设计班级姓名学号实验四时序逻辑电路的设计一、实验目的1.学习时序逻辑电路的分析方法和设计方法。2.熟悉并掌握利用中小规模芯片实现时序逻辑电路的方法。3.提高调试数字电路的能力。二、实验任务利用实验盒中的计数器芯片74LS90、74LS161及其他器件设计并实现一个数字钟电路，具体要求如下：1.时间显示范围00:00～11:59；2.任何时刻可实现手动清零；3.实现整点报时功能，声响从54分起、整点止，并要求报时声音清晰响亮。选择学习机上的脉冲源做时钟信号；数码管LED4～LED1显示小时和分钟；蜂鸣器做整点报时。三、提高任务1.为数字钟电路设计对表调时功能。用学习机右侧数字键盘中的“START”按键作为调时脉冲输入，其内部电路见图1。图1学习机上“START”按键的内部电路2.为数字钟电路设计一个上电自动清零电路，即通电后从00:00开始计时。四、实验说明1.了解芯片的引脚排列，特别注意74LS90的电源和地引脚编号与其他芯片不同。2.学习机上的蜂鸣器BDC为直流蜂鸣器：工作电压为3～12V的直流电压。蜂鸣器的工作电流约8～15mA。若门电路不能直接驱动蜂鸣器，可搭建图2驱动电路。图2(a)9011引脚图图2（b）驱动电路3.学习机上的带译码器数码管LED1～LED3用作数字钟的分个位、分十位和小时个位的显示。不带译码器LED4作为小时的十位数字显示。小时十位只需显示数字“0”和“1”，建议用图4电路连接方式实现。其中：（1）数码管公共端“com”接学习机中的地“GND”；（2）数码管的b、c段接学习机中的5V；（3）数码管的a、d、e和f四段相互连接后，接到数字钟小时十位的输出端。五、电路设计1.设计思路及工作原理首先实现计时功能，分为分钟模块和小时模块，分钟模块用2片74LS90构成，其中一片接成十进制，输出端接到数码管上显示分钟的个位，并向下一级给出进位信号，另一片接成六进制，输出接到数码管上显示分钟的十位，并向下一级给出进位信号。小时模块用一片74LS161构成，由于小时的输出非一般，所以需要经过一系列门电路。其次实现清零功能，由于3个芯片均有异步清零端，但有的为高电平，有的为低电平，所以只需将清零信号及反相后的信号分别接在清零端就行。然后实现报时功能，只需将两片74LS90的输出端经过几个门电路即可实现54~59给出高电平。再实现上电清零功能，只需在清零的开关和地之间并一个电容就行，这样上电后清零端给出低电平。最后实现调时功能，加上一个控制电路很容易实现调时，但是也会出现思考题3中出现的问题，解决方案见下。2.电路性能测试结果。能有效计时、报时、清零、调时，实现了要求的功能。图4LED4的连接图3.在实验中遇到的问题及解决方法。主要问题有两个：一是调时时按一下跳很多次，开始时考虑的解决方法是仿照上电清零，在开关两端加电容，但是把实验盒中的电容用了个遍也没有解决问题，后来突然一下才想到可以用D触发器的；二是开始时加上了蜂鸣器的驱动电路，后来发现其实芯片输出的电流是可以直接驱动蜂鸣器的。4.此次实验的收获。学会了时序电路的设计和调试方法。5.电路仿真原理图七、思考题1.在时序逻辑电路中，可分为同步时序电路和异步时序电路。如果要完成数字钟电路的设计与面包板上的电路搭接，请分别指出二者在设计和实现上的优劣。答：同步时序电路分析起来比较简单，异步时序电路比较直观，搭接电路时也比较方便，用到的导线和元件比较少。2.基于数字钟电路的设计和实现，请说明采用同步或异步时序电路的设计方式分别会产生哪些问题？如何解决？答：采用同步时序电路设计在进位上会稍显繁琐，异步时序电路在进位时会出现上升沿或下降沿不匹配的问题，需要加反相器或缓冲器。3.在用按键对数字钟进行校时时，如果出现按一次按键显示跳动多个数字的现象，请设计电路予以解决。答：将按键输出端经过一个D触发器后再接到或非门的一端，另一端是控制端，输出接到74LS90的信号输入端，并合理选择D触发器的时钟频率（如10Hz），使得按键抖动时只有一次边沿触发，这样按一次按键只会跳动一个数字了。QA12QB9QD11QC8INB1R916R927R012INA14R023QA12QB9QD11QC8INB1R916R927R012INA14R023QA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2ABCDEFGCK1D21Q5~1Q6~1CLR11CLK3~1PR4