数电选择题汇总

1、)15,14,10,9,8,4,3,2(),,,(1DCBAF,DACCBADCBAABCCBAF2,它们的逻辑关系是（A）。A.21FFB.21FFC.021FFD.1F和2F互为对偶式2、由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F＝（C）。A、A⊕BB、BAC、ABBAD、ABBA3、74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出=B。Ａ.00010000，B.1110111C.111101114、引起组合逻辑电路中竟争与冒险的原因是（D）A、逻辑关系错；B、干扰信号；C、电路延时；D、电源不稳定。5、时序逻辑电路中一定包含A。A.触发器B.组合逻辑电路C.移位寄存器D.译码器6、如图时序电路的初始状态为000012QQQ，经过2个时钟脉冲作用后其状态为)(。BA、001.012QQQaB、011.012QQQbC、111.012QQQcD、110.012QQQd7、如果一个半导体储存器中有m位地址线，则应有（）个储存单元，若输出位数为n位，则其存储容量为（）位。(D)A：m、m×nB：2m、2nC：2m、2nD：2m、2m×n8、下列哪种电路没有稳态（A）A多谐振荡器B单稳态触发器C基本RS触发器9．施密特触发器常用于对脉冲波形的（C）。A．延时和定时B.计数与寄存C．整形与变换&&ABABUCCF1DQQ1DC1C11DQC1CPQ2Q0Q1图2610、某计数器由四个触发器组成，触发器时钟脉冲CP及输出端3Q、2Q、1Q、0Q的波形如图所示，高位到低位依次是3Q到0Q，则该计数器是（C）计数器。A十二进制加法B十二进制减法C十进制加法D十一进制加法1、A2、C3、B4、C5、A6、B7、D8、A9、C10、C1、在何种情况下，“或非”运算的结果是逻辑“0”。(D)A．全部输入为“0”B．全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”2、在下列逻辑电路中，不是组合逻辑电路的是（D）。A.译码器B.编码器C.全加器D.寄存器3、逻辑数F=AB+BC，当变量的取值为（C）时，将出现冒险现象。A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=04、时序逻辑电路中一定是含（A）A.触发器B.组合逻辑电路C.移位寄存器D.译码器5、8—3线优先编码器（74LS148）中，8条输入线0I~7I同时有效时，优先级最高为I7线，则2Y1Y0Y输出线的状态是（A）A.000B.010C.101D.1116、下列触发器中没有约束条件的是___D__。Ａ基本ＲＳ触发器Ｂ主从ＲＳ触发器Ｃ钟控ＲＳ触发器Ｄ边沿Ｄ触发器7、在CP作用下，欲使T触发器具有Qn+1=__nQ的功能，其T端应接（A）A、1B、0C、nQD、__nQ8、由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F＝（C）。CPQ0Q3Q2Q1112111098765432图16&&ABABUCCFA.A⊕BB.BAC.ABBAD.ABBA9、用n个触发器构成计数器，可得到最大计数长度是（C）。10、如果触发器的次态仅取决于CP（A）时输入信号的状态，就可以克服空翻。A.上升（下降）沿B.高电平C.低电平D.无法确定1、D2、D3、C4、A5、A6、D7、A8、C9、C10、A1、)15,14,10,9,8,4,3,2(),,,(1DCBAF，DACCBADCBAABCCBAF2,它们的逻辑关系是（A）。A.21FFB.21FFC.021FFD.1F和2F互为对偶式2、由集电极开路门构成的逻辑电路如右图所示，则它所完成的逻辑功能是F＝（A）。A、A⊕BB、BAC、ABBAD、ABBA3、可以代换下图所示组合电路的一个门电路是B)(。A.与非门B.或非门C.与或非门D.异或门4、设所给电路均为TTL电路，能实现逻辑功能AF1的电路是（D）。、ABCD5、74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100A.nB.2nC.2nD.2n-1&&ABABUCCF1ENAF1=1AF1VCC=1AF110K1A1&1YB时，输出=B。Ａ.00010000，B.11101111C.11110111D.100000006、引起组合逻辑电路中竟争与冒险的原因是（D）A、逻辑关系错；B、干扰信号；C、电路延时；D、电源不稳定。7、时序逻辑电路中一定包含A。A.触发器B.组合逻辑电路C.移位寄存器D.译码器8、在CP作用下，欲使T触发器具有1nQ=__nQ的功能，其T端应接（A）A、1B、0C、nQD、__nQ9、如图时序电路的初始状态为000012QQQ，经过两个时钟脉冲作用后其状态为（B）。A、001.012QQQaB、011.012QQQbC、111.012QQQcD、110.012QQQd10、在同步计数器中，各触发器状态改变时刻（A）。A、相同B、不相同C、与触发器有关D、与电平相同11、下列哪种电路没有稳态（C）A.基本RS触发器B.单稳态触发器C.多谐振荡器D.施密特触发器12、某计数器由四个触发器组成，触发器时钟脉冲CP及输出端3Q、2Q、1Q、0Q的波形如图所示，高位到低位依次是3Q到0Q，则该计数器是（C）计数器。A、十二进制加法B、十二进制减法C、十进制加法D、十一进制加法13、一个振荡器电路中晶振元件的标称频率是6MHz，电容为30PF，则该电路输出信号的频率是（A）A、6MHZB、2MHZC、3MHZD、12MHZ14、用n个触发器构成计数器，可得到最大计数长度是（C）。15、将一个最大幅值为5V的模拟信号转换为数字信号，要使模拟信号每变化10mV，数字信号A.nB.2nC.2nD.2n-1CPQ0Q3Q2Q1112111098765432图161DQQ1DC1C11DQC1CPQ2Q0Q1图26的最低发生变化应选用（D）位的A/D转换器。A、6B、7C、8D、9123456789101112131415AABDBCAABACCACD1、555定时器输出状态的改变有A现象，回差电压为。A.滞回，ccV31B.滞回，ccV21C.落差，ccV31D.落差，ccV212、电路为CMOS门电路，要想使AF,选择正确答案。BA.正确,错误,错误,错误B.错误,错误,错误,错误C.正确,正确,正确,错误D.正确,正确,错误,错误3、八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y=D。A.ABCABCABCABCB.ABCABCC.BCABCD.ABCABCABCABC4、二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y=C。A、ABB、ABC、BAD、A+B5、七段显示译码器是指B的电路。A.将二进制代码转换成0~9数字B.将BCD码转换成七段显示字形信号C.将0~9数字转换成BCD码D.将七段显示字形信号转换成BCD码6、同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者B。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关C7、以下电路中,欲获得一个数字系统的时钟脉冲源,应采用_____B_____。A．D触发器B.多谐振荡器C.单稳态触发器D.施密特触发器8、一个T触发器，在T=1时，加上时钟脉冲，则触发器D。A、保持原态B、置0C、置1D、翻转9、组合逻辑电路通常由A组合而成。A.门电路B.触发器C.计数器D.寄存器10、指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项CA、ABC；B、A+B+C+D；C、ABCD；D、A+B+D11、最小项ABCD的逻辑相邻最小项是A。A.ABCDB.ABCDC.ABCDD.ABCD12、在移位寄存器中采用并行输出比串行输出A。A、快B、慢C、一样快D、不确定13、下图中,满足Q＊=Q的触发器是______D_______。14、十六路数据选择器，其地址输入端有C个。A.16B.2C.4D.815、用8421码表示的十进制数65，可以写成C。A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]21、A2、B3、D4、C5、B6、B7、B8、D9、A10、C11、A12、A13、D14、C15、C1、函数F=A⊕B与G=AB+AB（）①互为对偶式②互为反函数③相等④以上答案都不对2、函数F=AB+AC+BC+CD+D的最简与或式为（）①1②0③AB④AB+D3、下列电路中，不属于时序电路的是（）①移位寄存器②触发器③一位全加器④十进制计数器4、一个二—十进制译码器，规定输出为低电平有效，当输入代码DCBA=1001时其输出Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9＝（）①1111111110②0000000001②0000001001④11111101105、下列电路中，只有（）不能实现Qn+1=Qn①②1CPCP1③④CPCP6、用555定时器构成的施密特触发器，若电压控制端不外接固定电压，则其上限阈值电压与下限阈值电压为（）①VT+=31VCC，VT-=32VCC②VT+=32VCC，VT-=31VCC③VT+=VCC，VT-=31VCC④VT+=VCC，VT-=32VCC7、如果一个二进制编码器有6位输出代码，则该编码器最多可以对（）个输入信号进行编码。①8②16③32④648、在10位D/A转换器中，其分辨率是（）①101②10241③10231④219、下列电路中，对应于F=BA的逻辑电路为（）①②③④AFFAFAFAFBBBB10K（TTL）1M（CMOS）10、一个移位寄存器初态为0000，若输入始终为1，则经过4个移位脉冲后其状态为（）①0001②0111③1110④11111、②2、①；3、③；4、①；5、③；6、②；7、④；8、③；9、④；10、④；1、555定时器输出状态的改变有现象，回差电压为。A.滞回，ccV31B.滞回，ccV21C.落差，ccV31D.落差，ccV212、电路为CMOS门电路，要想使AF,选择正确答案。JQKQJQKQ=1≥1＆≥1DQQDQQA.正确,错误,错误,错误B.错误,错误,错误,错误C.正确,正确,正确,错误D.正确,正确,错误,错误3、八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y=。A.ABCABCABCABCB.ABCABCC.BCABCD.ABCABCABCABC4、二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y=。A.ABB.ABC.BAD.A+B5、七段显示译码器是指的电路。A.将二进制代码转换成0~9数字B.将BCD码转换成七段显示字形信号C.将0~9数字转换成BCD码D.将七段显示字形信号转换成BCD码6、同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关7、以下电路中,欲获得一个数字系统的时钟脉冲源,应采用____________。A．D触发器B.多谐振荡器C.单稳态触发器D.施密特触发器8、一个T触发器，在T=1时，加上时钟脉冲，则触发器。A.保持原态B.置0C.置1D.翻转9、组合逻辑电路通常由组合而成。A.门电路B.触发器C.计数器D.寄存器10、指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项A.ABCB.A+B+C+DC.ABCDD.A+B+D11、最小项ABCD的逻辑相邻最小项是。A.ABCDB.ABCDC.ABCDD.ABCD12、在移位寄存器中采用并行输出比串行输出。A.快B.慢C.一样快D.不确定13、下图中,满足Q＊=Q的触发器是_____________。14、十六路数据选择器，其地址输入端有个。A.16B.2C.4D.815、用8421码表示的十进制数65，可以写成。A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]21