EDA技术概述

EDA技术实用教程第1章概述1.1EDA技术及其发展●EDA?（ElectronicDesignAutomation电子设计自动化）是指利用计算机完成电子系统的设计。●EDA技术是以计算机和微电子技术为先导，汇集了计算机图形学、拓扑、逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术。●EDA技术以计算机为工具，代替人完成数字系统的逻辑综合、布局布线和设计仿真等工作。EDA(ElectronicDesignAutomation)EDA技术发展的三个阶段20世纪70年代MOS工艺CAD概念20世纪80年代CMOS时代出现FPGACAE阶段20世纪90年代ASIC设计技术EDA技术1.CAD阶段（ComputerAidedDesign）（20世纪60年代中期～20世纪80年代初期）特点：一些单独的工具软件，主要有PCB（PrintedCircuitBoard）布线设计、电路模拟、逻辑模拟及版图的绘制等，作用：通过计算机的使用，从而将设计人员从大量繁琐重复的计算和绘图工作中解脱出来。例如：目前常用的Protel早期版本Tango，以及用于电路模拟的SPICE软件和后来产品化的IC版图编辑与设计规则检查系统等软件，2.CAE阶段（ComputerAidedEngineering）（20世纪80年代初期～20世纪90年代初期）特点：▼各种设计工具（如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局）以及各种单元库已齐全。▼采用基于单元库的半定制设计方法，采用门阵列和标准单元设计的各种ASIC得到了极大的发展，将集成电路工业推入了ASIC时代。▼按照设计方法学制定的设计流程，可以实现从设计输入到版图输出的全程设计自动化。3.EDA阶段（20世纪90年代以来）特点：▼20世纪90年代以来，微电子技术以惊人的速度发展，其工艺水平达到深亚微米级，在一个芯片上可集成数百万乃至上千万只晶体管，工作速度可达到GHz对EDA系统提出了更高的要求。▼出现了以高级语言描述、系统仿真和综合技术。不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性工作，将精力集中于创造性的方案与概念的构思上。EDA技术在进入21世纪后，得到了更大的发展：电子设计成果自主知识产权仿真和设计EDA软件不断推出电子技术全方位纳入EDA领域传统设计建模理念发生重大变化EDA使得电子领域各学科的界限更加模糊更加互为包容更大规模的FPGA和CPLD器件的不断推出EDA工具ASIC设计涵盖大规模电子系统及复杂IP核模块软硬件IP核在电子行业广泛应用IP－IntellectualPropertySoC高效低成本设计技术的成熟硬件描述语言出现（如SystemC）设计和验证趋于简单1.2EDA技术实现目标目标：是完成专用集成电路ASIC的设计和实现ASIC（ApplicationSpecificIntegratedCircuit）：专门为某一应用领域或某一专门用户需要而设计制造的LSI或VLSI电路。PROMEPROMEEPROMPLAPALGALEPLDFPGACPLD简单低密度PLD复杂高密度PLD门阵列标准单元PLD半定制全定制线性阵列模拟标准单元数字ASIC模拟ASICASIC专用集成电路ASIC是厂家按用户的具体要求(如功能、性能或技术等)，为用户的特定系统定制的集成电路。如彩电RGB三基色处理芯片、投影机的数字微镜DMD芯片等。PROMEPROMEEPROMPLAPALGALEPLDFPGACPLD简单低密度PLD复杂高密度PLD门阵列标准单元PLD半定制全定制线性阵列模拟标准单元数字ASIC模拟ASICASIC1、模拟ASIC：除目前传统的运算放大器、功率放大器等电路外，模拟ASIC由线性阵列和模拟标准单元组成，它的发展还相当缓慢，其原因是模拟电路的频带宽度、精度、增益和动态范围等暂时还没有一个最佳的办法加以描述和控制。但其发展势在必行：模拟ASIC可减少芯片面积，提高性能，降低费用，扩大功能，降低功耗，提高可靠性，缩短开发周期。PROMEPROMEEPROMPLAPALGALEPLDFPGACPLD简单低密度PLD复杂高密度PLD门阵列标准单元PLD半定制全定制线性阵列模拟标准单元数字ASIC模拟ASICASIC2、数字ASIC：2.1全定制集成电路是厂家按规定的功能、性能要求，对电路的结构布局、布线均进行专门的最优化设计，以达到芯片的最佳利用。半定制集成电路由厂家提供一定规格的功能块，如门阵列、标准单元、可编程逻辑器件等，用户利用专门的软件进行必要的连接，从而设计出所需要的专用集成电路。PROMEPROMEEPROMPLAPALGALEPLDFPGACPLD简单低密度PLD复杂高密度PLD门阵列标准单元PLD半定制全定制线性阵列模拟标准单元数字ASIC模拟ASICASIC2.2门阵列（GateArray）是按传统阵列和组合阵列（PMOS和NMOS晶体管行）在硅片上制成具有标准逻辑门的形式，它是不封装的半成品，生产厂家可根据用户要求，在掩膜中制作出互连的图案（码点），最后封装为成品，再提供给用户。标准单元（StandardCell）是由IC厂家将预先设置好、经过测试且具有一定功能的逻辑块作为标准单元存储在数据库中，包括标准的TTL、CMOS、存储器、微处理器及I/O电路的专用单元阵列。什么是掩膜？在半导体制造中，许多芯片工艺步骤采用光刻技术，用于这些步骤的图形“底片”称为掩膜（也称作“掩模”），其作用是：在硅片上选定的区域中对一个不透明的图形模板掩膜，继而下面的腐蚀或扩散将只影响选定的区域。（祥见光刻原理）提示：掌握曝光法制作电路板EDA技术ASIC设计FPGA/CPLD可编程ASIC设计混合ASIC设计门阵列（MPGA）标准单元（CBIC）全定制（ASIC）ASIC设计数字ASIC3.混合ASIC（不是指模数混合的ASIC）具有PLD可编程功能和逻辑资源，同时有可调用和配置的硬件标准单元模块（如CPU、RAM、ROM、硬件加法器、乘法器、锁相环等）。EP2C20的内部结构框图Stratix器件内部结构框图1.3硬件描述语言VHDLVHDL－VHSIC(VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguageVHDLVerilogHDLSystemVerilogSystemC具有很强的电路描述和建模能力具有与具体硬件电路无关和与设计平台无关的特性具有良好的电路行为描述和系统描述的能力87版本、93版本1.4VHDL综合把抽象的实体结合成单个或统一的实体。即将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。编译器和综合功能比较（A）软件语言设计目标流程（B）硬件语言设计目标流程C、ASM…程序软件程序编译器COMPILERCPU指令/数据代码：0100101000101100VHDL/VERILOG程序硬件描述语言综合器COMPILER为ASIC设计提供的电路网表文件QDJQK（a）（b）SYNTHESIZER这种代码限于特定CPU而不能移植，不代表硬件结构代表特定的硬件结构，不依赖任何特定硬件环境，能容易地移植到任何通用的硬件环境中。1.4VHDL综合图1-3VHDL综合器运行流程VHDL程序工艺库约束图表VHDL综合器强调电路的行为和功能，而不是电路如何实现。选择电路的实现方案，选择一种能充分满足各项约束条件且成本最低的实现方案（A）软件语言设计目标流程（B）硬件语言设计目标流程C、ASM…程序软件程序编译器COMPILERCPU指令/数据代码：0100101000101100VHDL/VERILOG程序硬件描述语言综合器COMPILER为ASIC设计提供的电路网表文件QDJQK（a）（b）SYNTHESIZER1.5基于VHDL的自顶向下设计方法1.5.1传统的系统硬件自底向上（bottomup)设计方法（附：1/100秒表的功能要求:（1）精度应大于1/100s(2)计时器的最长计时时间为1h（3）设计复位和启/停开关●复位开关的功能：只要一按复位开关，计时应立即终止，并对计时器清零。●启/停开关的功能：按一下启/停开关，计时器开始计时；再按一下启/停开关，计时器终止计时；）主要步骤：1.根据系统对硬件的要求，详细编制技术规格书，并画出系统控制流图；2.根据技术规格书和系统控制流图，对系统功能进行细化，合理地划分功能模块，并画出系统的功能框图；3.进行功能模块的细化和电路设计；4.各模块电路设计、调试完成后，将各功能模块的硬件电路连接起来再进行系统的调试，最后完成整个系统的硬件设计；（特点：整个设计从最底层开始设计，直到最高层设计完毕）AM收音机原理框图HX108-2AM收音机原理图超高频放大器混频器中高视频振荡器自动增益控制放大器中高视频自动增益控制门视频检波器视频输出噪声门同步分离场扫描振荡场扫描输出鉴相器行扫描振荡激励行扫描输出高压整流伴音中放伴音信号检波器音频放大器音频输出音量扬声器显像管对比率偏转300黑白电视机的电路原理图1.5.2基于VHDL的自顶向下设计方法自顶向下设计方法：就是从系统总体要求出发，自上向下地逐步将设计内容细化，最后完成系统硬件的整体设计，分为三个层次：第一层次：行为描述：实质上就是对整个系统的数学模型的描述。例1-1约翰逊六进制计数器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcounterISPORT(clk:INSTD_LOGIC;rs:INSTD_LOGIC;count_out:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDcounter;ARCHITECTUREbehavOFcounterISSIGNALnext_count:STD_LOGIC_VECTOR(2DOWNTO0);BEGINPROCESS(rs,clk)BEGINIFrs='0'THENnext_count=000;ELSIF(clk'EVENTANDclk='1')THENCASEnext_countISWHEN000=next_count=001;WHEN001=next_count=011;WHEN011=next_count=“111;WHEN“111=next_count=110;WHEN110=next_count=100;WHEN100=next_count=“000;WHENOTHERS=next_count=XXX;ENDCASE;ENDIF;count_out=next_countAFTER10ns;ENDPROCESS;ENDbehav;第二层次：RTL方式描述：用具体的门电路、运算器（+、*、﹤、﹥…）、寄存器、异步或同步状态机，数据通路等来描述行为部分。例1-2六进制计数器LIBRARYIEEE;USEIEEE.STD_LDGIC_1164.ALL;USEWORK.NEW.ALL;ENTITYcounterISPORT(clk,rs:INSTD_LOGIC;q1,q2,q3:OUTSTD_LOGIC);ENDcounter;ARCHITECTURErt1OFcounterISCOMPONENTdffPORT(d,rs,clk,INSTD_LOGIC;q:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTdjkPORT(j,k,rs,clk:INSTD_LOGIC;q:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTand2PORT(a,b,INSTD_LOGIC;c:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTnor2PORT(a,b:INSTD_LOGIC;c:OUTSTD_LOGIC);ENDCOMPONENT;SIGNALjin,kin,q1_out,q2_out,