数字智力竞赛抢答器的设计

电子技术综合设计报告题目：数字智力竞赛抢答器的设计院（系）：机械与电子工程学院专业年级（班）：电信15XX学生：XXXXXX学号：2015XXXXXX指导教师：秦立峰龙燕胡瑾完成时间：2018/1/9摘要本次课程设计要求做一个数字智力竞赛抢答器，供四组抢答使用，实现5分和10分步进，有加、减和置数功能，具有超时报警功能，根据题目要求，抢答部分选用一个锁存器存储组别信号并用数码管显示；步进电路选用移位寄存器提供5个或者10个高低电平交替的信号，形成计数脉冲；计分部分选用加减计数器完成计分功能；超时报警部分通过计数器借位输出端控制蜂鸣器报警。经过Proteus仿真，结果表明，电路可以正常工作，并完成所有功能。关键词：抢答器；分数步进；超时报警；计数器目录1设计目的及要求.................................................................................................................................................11.1设计目的.....................................................................................................................................................11.2题目与要求.................................................................................................................................................12方案设计.............................................................................................................................................................22.1数字智力竞赛抢答器系统的组成框架......................................................................................................22.2数字智力竞赛抢答器系统的工作原理......................................................................................................23电路设计及仿真.................................................................................................................................................33.1抢答电路.....................................................................................................................................................33.2组别信号电路.............................................................................................................................................63.3步进电路.....................................................................................................................................................73.4报警电路.....................................................................................................................................................93.5计分电路...................................................................................................................................................103.6总体电路及仿真结果分析.......................................................................................................................114硬件电路连接与测试.......................................................................................................................................144.1电路测试...................................................................................................................................................144.2PCB板........................................................................................................................................................154.3元件清单...................................................................................................................................................155总结..................................................................................................................................................................16参考文献..............................................................................................................................................................171设计目的及要求1.1设计目的抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器由三极管、可控硅、发光管等组成，能通过发光管的亮暗辨认出选手的号码。现在大多数抢答器均使用单片机或数字集成电路，并增加了许多新功能，如选手号码显示、抢答前或抢答后的计时、选手得分显示等功能。本次课程设计是设计一种采用数字电路制作的可定时四路数显抢答器，它主要采用74系列的常用集成电路，它除了具有基本的抢答功能之外，还具有超时报警的功能、数显功能及不同分值加减计分功能。本次课程设计要完成全流程的电子线路设计工作。课程设计分为选题、方案设计、电路设计和仿真、焊接实物等几个环节。(1)通过对数字智力竞赛抢答器进行建模仿真，一方面掌握抢答器设计方法，加深对相关电路的基本原理的理解，同时训练通过计算机软件（Proteus、AltiumDesigner）进行电路辅助设计和仿真的一般方法，熟悉软件的应用；(2)通过实际元器件的选择、电路焊接，掌握硬件电路从图纸到实物的中间过程，增强动手能力、实践能力；(3)通过对数字智力竞赛抢答器的测试，了解和掌握一般硬件电路的测试流程和基本方法。1.2题目与要求本次课程设计题目的具体要求为：(1)抢答器可供四组使用，组别键（信）号可以锁存；抢答器指示用数码管或发光二极管（LED）；(2)计分部分独立（不受组别信号控制），至少用2位二组数码管指示，步进有10分，5分两种选择，并且具有预置，递增，递减功能；(3)自动计分（受组别信号控制）；当主持人分别按步进得分键、递增键或递减键后能够将分数自动累加在某组记分器上；(4)超时报警。-1-2方案设计2.1数字智力竞赛抢答器系统的组成框架根据题目要求，本设计将数字逻辑信号测试系统分为7个组成部分，各部分的组合如图1所示。抢答开关抢答控制电路组别显示倒计时报警电路组别信号控制电路四组独立计分电路555脉冲电路步进电路图1数字智力竞赛抢答器系统框图2.2数字智力竞赛抢答器系统的工作原理抢答开关由四个按键组成，按键公共端接地，另一端分别接74LS373寄存器Q0~Q3端。抢答控制电路由74LS373寄存器、与非门组成。74LS373寄存器存储按键信息，按键信息经与非门输出锁存信号，保持74LS373锁存器信息不被后来抢答的信息干扰。组别显示由74LS148优先编码器、74LS48、共阴极七段数码管和LED发光二极管构成。74LS373寄存器存储的按键信息直接用LED灯显示，按键信息同时经74LS148编码后，利用74LS48和七段共阴极数码管显示组号。555脉冲电路是由555定时器构成的多谐振荡器提供脉冲。其中为倒计时电路提供1Hz脉冲，为步进电路提供47Hz脉冲。倒计时报警电路由抢答时间报警电路和回答时间报警电路构成。其中，抢答时间电路由74LS192计数器、74LS48和七段共阴极数码管组成一位十进制减法计数器，可预置0~9秒抢答时间，报警信号由192计数器借位输出端控制；回答时间电路由74LS192、74LS48和七段共阴极数码管组成两位十进制减法计数器，基于本设计，此部分电路预置30秒回答时间，报警信号由192计数器借位输出端控制。-2-组别信号控制电路由74LS138译码器和非门组成。74LS373寄存器存储的按键信息经74LS138译码器和非门输出组别信号，控制四组计分电路。步进电路由74LS198移位寄存器和74LS194移位寄存器组成。通过置零和置一，可实现一次提供5个脉冲或者10个脉冲，实现步进5分和10分。步进电路提供的脉冲信号频率由555脉冲电路所提供的脉冲决定。四组独立计分电路由74LS192、74LS48、七段共阴极数码管构成的两位十进制计数器，可实现清零和预置数。3电路设计及仿真3.1抢答电路图2抢答电路图374LS373引脚图图2中按键1~4代表各组抢答按钮，按键5是复位键。抢答前，74LS373锁存器的OE����端接地，LE端为高电平，Dn端信息可锁存至Qn端，此时D0、D1、D2、D3端均为高电平；开始抢答后，当D0~D3端有一个变为低电平后，经两个四输入与非门输出的低电平，可使74LS373锁存器保持Qn信息不变，即可锁存抢答信号，若再有键按下，-3-抢答信号不会