六十进制计数器设计

成都理工大学工程技术学院数字电路设计报告第1页共14页六十进制计数器设计报告姓名：学号：班级：13电气工程1班系别：自动化工程系指导教师：时间：2015-1-10成都理工大学工程技术学院数字电路设计报告第2页共14页目录1.概述······································································21.1计数器设计目的················································31.2计数器设计组成················································32.六十进制计数器设计描述···········································42.1设计的思路·······················································62.2设计的实现·······················································63.六十进制计数器的设计与仿真····································73.1基本电路分析设计··············································73.2计数器电路的仿真·············································104.总结········································································134.1遇到的问题及解决方法········································134.2实验的体会与收获···············································14成都理工大学工程技术学院数字电路设计报告第3页共14页1概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势，又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控，扩展更多功能。1.1计数器设计目的1)每隔1s，计数器增1；能以数字形式显示时间。2)熟练掌握计数器的各个部分的结构。3)计数器间的级联。4)不同芯片也可实现六十进制。1.2计数器设计组成1)用两个74ls192芯片和一个与非门实现。2)当定时器递增到59时，定时器会自动返回到00显示，然后继续计时。3)本设计主要设备是两个74LS160同步十进制计数器，并且由200HZ，5V电源供给。作高位芯片与作低芯片位之间级联。4)两个芯片间的级联。2.六十进制计数器设计描述成都理工大学工程技术学院数字电路设计报告第4页共14页2.1设计的思路1)芯片介绍：74LS192为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1时无论时钟脉冲状态如何，直接完成清零功能。RD=0，LD=0时，无论时钟脉冲状态如何，输入信号将立即被送入计数器的输出端，完成预置数功能。2)十进制可逆计数器74LS192引脚图管脚及功能表3)74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图5-474LS192的引脚排列及逻辑符号（a）引脚排列(b)逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。输入输出MRP3P2P1P0Q3Q2Q1Q01×××××××000000××dcbadcba成都理工大学工程技术学院数字电路设计报告第5页共14页011××××加计数011××××减计数4)利用两片74ls192分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个芯片连接构成十进制计数器，另一个通过一个与门器件构成一个六进制计数器。5)如下图：2.2设计的实现1)两芯片之间级联；把作高位芯片的进位端与下一级up端连接这是由两片74LS90连接而成的60进制计数器，低位是连接成为一个十进制计数器，它的clk端接的是低位的进位脉冲。高位接成了六进制计数器。当输出端为0101的时候在下个时钟的上升沿把数据置数成0000这样就形成了进制计数器，连个级联就成为了60进制计数器，分别可以作为秒和分记时。2)方案的实现：使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到成都理工大学工程技术学院数字电路设计报告第6页共14页00。此电路可以作为简易数字时钟的分钟显示。下图为60进制计数器的总体框图。图1系统总体框图3.六十进制计数器的设计与仿真3.1基本电路分析设计1)十进制计数器（个位）电路本电路采用74LS160作为十进制计数器，它是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。2)功能表如下；表1十进制计数器功能表CPRD`LD`EPET工作状态×0××置零↑10××预置数×1101保持×11×0保持↑1111计数连接方式如下图：十进制计数器（十位）十进制计数器（个位）时钟脉冲置数进位译码显示译码显示成都理工大学工程技术学院数字电路设计报告第7页共14页图2十进制计数器（个位）3)十进制计数器（十位）电路图3十进制计数器（十位）4)时钟脉冲电路图4时钟脉冲电路5)置数电路5V200Hz成都理工大学工程技术学院数字电路设计报告第8页共14页图5置数电路6)进位电路图6进位电路7)译码显示电路图7译码显示电路8)选定仪器列表仪器名称型号数量用途同步十进制计数器74LS1922片级联构成60进制计数器与门74ALS09N各1个辅助设计构成其他计数器共阴极显示器DCD-HEX2只显示数字计数电压源Vcc+5v1个提供电压时钟脉冲+5V200Hz1个提供时钟脉冲电压3.2计数器电路的仿真1)进入Multisim10.0界面成都理工大学工程技术学院数字电路设计报告第9页共14页2)右击空白处，选择放置元件，进入元器件选择区，选择要放置的元件，然后单击放置。3)放置好各种器件之后，即可进行线路连接，同时标明所需参数值。设置元器件的参数时，用鼠标双击，弹出属性对话框，分别给元件赋值，并设置名称标号。成都理工大学工程技术学院数字电路设计报告第10页共14页4)确认电路无误后，即可单击仿真按钮，实现对电路的仿真工作。5)观察结果看是否与理论分析的预测结果相同。成都理工大学工程技术学院数字电路设计报告第11页共14页4.总结4.1遇到的问题及解决方法1、在设计过程中我查阅了大量的资料，了解了许多关于计数器设计方面的问题，进一步理解了各种元器件的使用方法。2、这次课程设计让我学到了很多，不仅掌握了简单的电子电路的设计与制作，也掌握了毕业设计写作的方法和格式。在制作电路时，我深深体会到连接电路时一定要认真仔细，每一步骤都要认真分析。3、本次课程设计也反映出很多问题，比如竞争—冒险现象是很常见的，并且消除此现象并不是很容易，尤其是对结构复杂的电路而言，往往消除了一处竞争—冒险现象，又产生了另一处，此问题需要我以后多加注意。4.2实验的体会与收获1、本设计原理简单，结构清晰，较为容易仿真成功。从本次课程设计中使我获益匪浅，2、在实验过程中要用心面对每一个问题，通过不断的努力去解决这些问题.在解决设计问题的同时自己也在其中有所收获。3、首先使我对数电这门课程有了更深的体会，通过对60进制计数器的设计使我将以前所学的理论知识运用到实际中去，使用Multisim软件进行仿真，使我找到了很多以前没有完全理解的知识，通过再次查找资料，我又学会了很多。