前言关于“八位二进制加法器”设计要求为:1.八位二进制加数与被加数输入2.三位数码管显示3.三位十进制加数与被加数的输入。拿到设计课题后,我们开始在图书馆和互联网上查找有关此课题的论文,但是相关内容比较少,之后我们主要通过《数字电子技术基础》教材和指导老师的帮助完成了此课题的设计。根据“八位二进制加法器”的设计要求,我们将设计主要分为两个模块,一是八位二进制加法电路,二是三位十进制加法电路。由张颖超同学负责完成八位二进制加法电路的设计,由徐鑫同学负责完成三位十进制加法电路的设计。最后将电路模块整合为一个整体电路系统,并应用Multisim软件进行了设计电路图的绘制和仿真检验。2目录摘要················································4关键词·················································4设计要求···············································4一、系统概述1、方案一··········································52、方案二··········································53、方案三···········································6二、单元电路设计与分析1、八位二进制数加数与被加数电路设计(张颖超)(1)八位二进制的输入·····································8(2)锁存器···············································8(3)八位二进制加法运算电路·······························8(4)九位二进制数转换为8421BCD码··························9(5)数码管显示电路·······································11(6)八位二进制加法器单元电路图····························112、三位十进制数加数与被加数电路设计(徐鑫)(1)三位十进制数的输入··································12(2)锁存器·············································12(3)加法运算电路·······································12(4)数码显示管··········································133(5)三位十进制加法器单元电路图··························14三、总体电路图···········································15四、结束语···············································17参考文献·············································17元件明细表···········································17鸣谢·················································18收获与体会···········································18评语···············································194八位二进制加法器摘要八位二进制加法器主要实现了八位二进制数加法和三位十进制数加法的运算和数码显示功能。八位二进制加法的实现由加数的输入电路,锁存电路,加法运算电路,二进制码向8421BCD码的转换电路和数码显示电路五部分构成。三位十进制加法的实现由加数的输入电路,编码电路,锁存电路,加法运算电路和数码显示电路五部分构成。关键字74LS283码制转换数码管编码器锁存器设计要求1.八位二进制加数与被加数输入2.三位数码管显示3.三位十进制加数与被加数的输入。5第一章系统概述我们将此设计总体分为两部分,一是八位二进制加法电路,二是三位十进制加法电路。每个模块大致由加数的输入,加法运算和运算结果的显示组成。方案的论证与选择方案一:如图1的加法器被重复多次利用,使电路简洁并且节约成本,但在对每一位二进制进行BCD编码后输入电路工程中遇到了阻碍,初步设计错误并且想不到解决的方法于是舍弃。图1方案二:设计最初定为方案二,相较于方案一,本方案将码制转换电路放置在八位二进制加法器输出处,即先进行两组八位二进制数的加法运算,再将输出的九位二进制和数信号转换为三位十进制BCD码信号。将三位十进制加数与被加数直接输入到BCD码加法器进行运算,输出BCD码和数信号。两组和数信号共用一组数码管进行显示输出。但在进行答疑的时候指导老师建议给电路中加入锁存器。所以将方案二略微修改为方案三。方案二在九位二进制数转换为8421BCD码过程中有两种思路:一是采用185,直接将二进制译为8421BCD码,一是采用4bit即大于四加三电路。但是由于Multisim中不含185,不方便进行仿真所以放弃,最终采用4bit法。二进制加数与被加数输入对每一位二进制进行BCD编码十进制加数与被加数的输入对每一位十进制数进行译码BCD码加法运算BCD码的校验数码显示6图2方案三:将方案二进一步改进加入锁存器,方便输入。最终“八位二进制加法器”的设计定为此方案。如图3.。图3八位二进制加数与被加数的输入三位十进制书加数与被加数的输入加法运算电路编码电路锁存器锁存器九位二进制数转换为8421BCD码加法运算电路八位二进制加数与被加数的输入三位十进制书加数与被加数的输入加法运算电路编码电路九位二进制数转换为8421BCD码加法运算电路数码显示数码显示7第二章单元电路设计与分析一.八位二进制数加数与被加数电路设计(张颖超)1.八位二进制数的输入八位二进制数的输入采用单刀双掷开关需用输入“1”时接高电平,输入“0”时接地。如图4。VCC5VJ1Key=1J2Key=2J3Key=3J4Key=4J5Key=5J6Key=6J7Key=7J8Key=8J9Key=AJ10Key=BJ11Key=CJ12Key=DJ13Key=EJ14Key=FJ15Key=GJ16Key=HJ19Key=SpaceÂö³åJ20Key=0ÇåÁã0VCC123456789101112131415161718图42.锁存器八位二进制数输入后采用四片锁存器,将输入的数锁存到锁存器中,其中管脚“CLR”为清零端,我们将他接“1”。“Clk”为时钟输入端,当输入为上升沿时将锁存的数字输入到加法电路中。U4274LS175D1D4CLK91Q2~CLR12D53D124D13~1Q3~2Q63Q10~3Q112Q74Q15~4Q14U4374LS175D1D4CLK91Q2~CLR12D53D124D13~1Q3~2Q63Q10~3Q112Q74Q15~4Q14U4474LS175D1D4CLK91Q2~CLR12D53D124D13~1Q3~2Q63Q10~3Q112Q74Q15~4Q14U4574LS175D1D4CLK91Q2~CLR12D53D124D13~1Q3~2Q63Q10~3Q112Q74Q15~4Q1423456789101112131415161718192021222324252627282930313233VCC5VJ1Key=BJ2Key=A371VCC图53.八位二进制加法运算电路此部分是将两片74LS283通过进位端的级联,使U1输入八位二进制数的低四位,U2片输入高四位进行运算。如图6。U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U274LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C0712345679101112813141516017181920212223242526图684.九位二进制数转换为8421BCD码将八位二进制向BCD码转换采用互联网上提供的思路。其设计思路分为两步:1、设计一个4bit的大于4即加3的电路,然后。2、利用这个电路来设计二进制到十进制8421BCD码的转换电路验证最高3位,如果大于4则加3并左移一位,否则只左移一位;其算法思想为:1、验证最高3位,如果大于4则加3并左移一位,否则只左移一位;2、依次验证每一个BCD码,如果大于4则加3并左移一位,否则只左移一位;3、重复上面的操作直到进行到进行完最后一次左移后要所验证的BCD码为最后四位BCD码,则结束。4bit的大于4即加3电路真值表十进制数二进制数十进制BCD码A1A2A3A4B1B2B3B4000000000100010001200100010300110011401000100501011000601101001701111010810001011910011100由表可以设计出大于4即加3电路,本电路再次使用的74LS283D芯片。设计公式如下:电路图如下:图7U274LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U6OR2U12OR2U17AND20257278331741A1A3A4A2S1S3S4S29A端为输入端,B端为输出端,当A4输入为“1”,或者A4为“0”,A3为“1”,A2、A1至少一个为“1”,则“25”端输出为“1”,则加数为“0011”。否则,为“0000”。算法演变表:(因为是八位二进制加法运算结果的转换,而两个(11111111)B相加,结果为(111111110)B,所以在此,我们以(111111110)B为例)二进制码加法111111110移位1010111110加法1010111110移位1100011110加法1100011110移位1100011110加法1100011110移位10010011110加法10010011110移位10010101010加法10010101010移位1010001000010进制BCD码10100010000输出510由上表不难看出,一共是两组转换,分别要用6个和3个大于4即加3电路。利用此原理设计出的电路如图8。U374LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U4OR2U5OR2U6AND2U1174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U12OR2U13OR2U14AND2U1574LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U16OR2U17OR2U18AND2U2374LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U24OR2U25OR2U26AND2U774LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U8OR2U9OR2U10AND2U1974LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U20OR2U21OR2U22AND2U2774LS283DSUM_