搜索
计算机组成原理第10章习题11第10章控制单元的设计例10.1设CPU中各部件及其相互连接关系如图10.1所示。图中W是写控制标志，R是读控制标志，R1和R2是暂存器。WRMARR2R1ACCMDRPCIR微操作命令形成部件ALU存储器内部总线BusCPU图10.1例10.1CPU内部结构框图（1）假设要求在取指周期由ALU完成(PC)+1→PC的操作（即ALU可以对它的一个源操作数完成加1的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。（2）写出指令“ADD#α”（#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。解：（1）由于(PC)+1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到(PC)+1，结果送至与ALU输出端相连的R2，然后再送至PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0PC→Bus→MAR，1→R；PC通过总线送MART1M(MAR)→MDR，(PC)→Bus→ALU+1→R2；PC通过总线送ALU完成(PC)+1→R2T2MDR→Bus→IR，；MDR通过总线送IROP(IR)→微操作命令形成部件T3R2→Bus→PC；R2通过总线送PC（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：T0Ad(IR)→Bus→R1；立即数→R1T1(ACC)+(R1)→ALU→R2；ACC通过总线送ALU计算机组成原理第10章习题22T2R2→Bus→ACC；结果通过总线送ACC例10.2设CPU内部结构如图10.1所示，且PC有自动加1功能。此外还有B、C、D、E、H、L六个寄存器（图中未画），它们各自的输入端和输出端都与内部总线Bus相连，并分别受控制信号控制。要求写出完成下列指令组合逻辑控制单元所发出的微操作命令及节拍安排。（1）ADDB，C；(B)＋(C)→B（2）SUBE，@H；(E)－((H))→E寄存器间接寻址（3）STA@mem；ACC→((mem))存储器间接寻址解：（1）完成“ADDB，C”指令所需的微操作命令及节拍安排取指周期T0PC→Bus→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→Bus→IR，OP(IR)→微操作命令形成部件执行周期T0C→Bus→R1T1(B)+(R1)→ALU→R2；B通过总线送ALUT2R2→Bus→B（2）完成“SUBE，@H”指令所需的微操作命令及节拍安排取指周期T0PC→Bus→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→Bus→IR，OP(IR)→微操作命令形成部件间址周期T0H→Bus→MAR，1→RT1M(MAR)→MDR执行周期T0MDR→Bus→R1T1(E)－(R1)→ALU→R2；E通过总线送ALUT2R2→Bus→E计算机组成原理第10章习题33（3）完成“STA@mem”指令所需的微操作命令及节拍安排取指周期T0PC→Bus→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→Bus→IR，OP(IR)→微操作命令形成部件间址周期T0Ad(IR)→Bus→MAR，1→RT1M(MAR)→MDR执行周期T0MDR→Bus→MAR，1→WT1ACC→Bus→MDRT2MDR→M(MAR)例10.3设寄存器均为16位，实现补码Booth算法的运算器框图图10.2所示。其中寄存器A、X最高2位A0、A1和X0、X1为符号位，寄存器Q最高位Q0为符号位，最末位Q15为附加位。假设上条指令的运行结果存于A（即为被乘数）中。（1）若CU为组合逻辑控制，且采用中央和局部控制相结合的办法，写出完成“MULα”（α为主存地址）指令的全部微操作命令及节拍安排。（2）指出哪些节拍属于中央控制节拍，哪些节拍属于局部控制节拍，局部控制最多需几拍？00,110110右移0An+10Qnn+1n+2位加法器控制门0Xn+1移位和加控制逻辑计数器CGM图10.2补码比较法运算基本硬件配置解：计算机组成原理第10章习题44（1）取指阶段T0PC→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→IR，OP(IR)→ID执行阶段乘法开始前要将被乘数由A→X，并将乘数从主存α单元取出送至Q寄存器。因Q15（最末位）为附加位，还必须0→Q15，并将A清0。上述这些操作可安排在中央控制节拍内完成。乘法过程的重复加操作受Q寄存器末两位Q14、Q15控制，重复移位操作在两个串接的寄存器A//Q中完成，这两种操作可安排在局部控制节拍内完成。具体安排如下：T0Ad(IR)→MAR，1→R，A→XT1M(MAR)→MDR，0→Q15，0→AT2MDR→Q0～14（Q寄存器仅取一位符号位）T0*14QQ15x(A+X)+Q1415Qx(A+X+1)+14Q15QxA+Q14Q15xA→AT1*L(A//Q)→R(A//Q)（A//Q算术右移一位）#（2）中央控制节拍包括取指阶段所有节拍和执行阶段的T0、T1、T23个节拍，完成取指令和取操作数及乘法运算前的准备工作。局部控制节拍是执行阶段的T0*和T1*节拍，其中T0*为重复加操作，受Q寄存器末两位Q14Q15控制，最多执行15次；T1*为移位操作，共执行14次。例10.4某机的微指令格式中，共有8个控制字段，每个字段可分别激活5、8、3、16、1、7、25、4种控制信号。分别采用直接编码和字段直接编码方式设计微指令的操作控制字段，并说明两种方式的操作控制字段各取几位。解：（1）采用直接编码方式，微指令的操作控制字段的总位数等于控制信号数。即5+8+3+16+1+7+25+4=69（2）采用字段直接编码方式，需要的控制位少。根据题目给出的10个控制字段及各段可激活的控制信号数，再加上每个控制字段至少要留一个码字表示不激活任何一条控制线，即微指令的8个控制字段分别需给出6、9、4、17、2、8、26、5种状态，对应3、4、2、5、1、3、5、3位。故微指令的操作控制字段的总位数为：3+4+2+5+1+3+5+3=26计算机组成原理第10章习题55例10.5某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的下地址字段给出。已知机器共有28个微命令，6个互斥的可判定的外部条件，控制存储器的容量为512×40位。试设计其微指令格式，并说明理由。解：水平型微指令由操作控制字段，判别测试字段和下地址字段三部分构成。因为微指令采用直接控制（编码）方式，所以其操作控制字段的位数等于微命令数，为28位。又由于后续微指令地址由下地址字段给出，故其下地址字段的位数可根据控制存储器的容量（512×40位）定为9位。当微程序出现分支时，后续微指令地址的形成取决于状态条件，6个互斥的可判定外部条件，可以编码成3位状态位。非分支时的后续微指令地址由微指令的下地址字段直接给出。微指令的格式如图10.3所示。判断下地址28位3位9位操作控制图10.3例10.5微指令格式例10.6某机共有52个微操作控制信号，构成5个相斥类的微命令组，各组分别包含5、8、2、15、22个微命令。已知可判定的外部条件有两个，微指令字长28位。（1）按水平型微指令格式设计微指令，要求微指令的下地址字段直接给出后续微指令地址。（2）指出控制存储器的容量。解：（1）根据5个相斥类的微命令组，各组分别包含5、8、2、15、22个微命令，考虑到每组必须增加一种不发命令的情况，条件测试字段应包含一种不转移的情况，则5个控制字段分别需给出6、9、3、16、23种状态，对应3、4、2、4、5位（共18位），条件测试字段取2位。根据微指令字长为28位，则下地址字段取28－18－2=8位，其微指令格式如图10.4所示。5个微命令8个微命令2个微命令15个微命令22个微命令2个判定条件条件测试下地址3位4位2位4位5位2位8位图10.4例10.6微指令格式计算机组成原理第10章习题66（2）根据下地址字段为8位，微指令字长为28位，得控制存储器的容量为256×28位。例10.7某机有5条微指令，每条微指令发出的控制信号如表10.4所示。采用直接控制方式设计微指令的控制字段，要求其位数最少，而且保持微指令本身的并行性。表10.1例10.7表格微指令激活的控制信号abcdefghijI1√√√√√I2√√√√√√I3√√√√I4√I5√√√解：由表10.1可见，控制信号c、g、i仅在微指令I1同时出现，可合并用1位控制字段表示。控制信号b、h仅在微指令I2中同时出现，也可合并用1位控制字段表示。这样10个控制信号a～j可压缩到7个，其格式如图10.5所示。abhcgidefj1234567图10.5例10.7压缩后的微指令控制字段