数字电路实验Multisim仿真

实验一逻辑门电路一、与非门逻辑功能的测试74LS20（双四输入与非门）仿真结果输入输出电压（V）输出逻辑状态ABCDY000051000151001151011151111100二、或非门逻辑功能的测试74LS02（四二输入或非门）仿真结果：三、与或非门逻辑功能的测试74LS51（双二、三输入与或非门）输入输出电压（V）输出逻辑状态ABY0051010010001100仿真结果：四、异或门逻辑功能的测试74LS86（四二输入异或门）各一片仿真结果：输入输出ABCDY0000100011001100111011110二、思考题1.用一片74LS00实现Y=A+B的逻辑功能；2.用一片74LS86设计一个四位奇偶校验电路；输入输出ABY000011101110实验二组合逻辑电路一、分析半加器的逻辑功能二.验证三线-八线译码器的逻辑功能输入输出ABSCO00000110101011013.验证数据选择器的逻辑功能S1S2S3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q70φφφφφ11111111φ11φφφ1111111110000001111111100001101111111000101101111110001111101111100100111101111001011111101110011011111101100111111111104.思考题（1）用两片74LS138接成四线-十六线译码器00000001011110001111（2）用一片74LS153接成两位四选一数据选择器；（3）用一片74LS153一片74LS00和接成一位全加器（1）设计一个有A、B、C三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y1=1），如果密码不符，电路发出报警信号（Y2=1）。以上四个小设计任做一个，多做不限。还可以用门电路搭建实验三触发器及触发器之间的转换1.D触发器逻辑功能的测试(上升沿)仿真结果;CPDSdRdQQ××11→001××10→101××1→0110××0→1110××00012.JK触发器功能测试（下降沿）Q=0DCPQn+1Qn=0Qn=10110→100111→0001110→111111→011dSdRQ=0略JKCPQn+1Qn=0Qn=100110→11→00101dSdR3.思考题：（1）（2）01110→11→0010010110→11→0011111110→11→00110（3）略实验四寄存器与计数器1.右移寄存器（74ls74为上升沿有效）2.3位异步二进制加法，减法计数器（74LS112下降沿有效）也可以不加数码显示管3.设计性试验（1）74LS160设计7进制计数器（74LS160是上升沿有效，且异步清零，同步置数）若采用异步清零：若采用同步置数：（2）74LS160设计7进制计数器略（3）24进制83进制注意：用74LS160与74LS197、74LS191是完全不一样的实验五555定时器及其应用1.施密特触发器输入电压从零开始增加：输入电压从5V开始减小：3.35-1.65=1.7V2.单稳态触发器3.多谢振荡