FPGA扩频数字电路模块设计

数字电路模块设计2011.11基于FPGA的直接扩频内容提要综述1Matlab仿真2系统模块设计3FPGA功能实现4总结5综述数字无线电系统（图1）压缩加密数字信源抗扰扩频基带编码DA数字中频调制模拟射频调制混合调制解压解密数字信宿校验解扩基带解码AD数字中频解调模拟射频解调混合解调发送端接收端系统时钟时钟单元语音数据图像语音数据图像综述扩频调制及解调扩频调制技术是传输信号所占频带宽度远大于所传信息必需的最小带宽的一种信息传输方式，其具有抗干扰能力强、信噪比高等诸多优点。结合FPGA在速度上的优异性能，本课题采用基于FPGA的扩频调制及解调解扩的通信模式。综述软件无线电软件无线电（SoftwareRadio）技术是诞生于20世纪末，其特点是将宽带A/D转换器尽可能靠近射频天线，把模拟信号转化为数字信号，在通用的硬件平台上最大程度地通过软件来实现通信过程的一种数字通信方式。根据上面提到的甲方需求，基于FPGA的扩频调制及解调解扩的通信在实现上将采用软件无线电方案。综述最经典的软件无线电系统（图2）收发开关功率放大射频放大A/DD/A高速DSP本振带通滤波带通滤波中放AGC综述某SDR设计方案总体实现框图SDR技术的扩频码速率很高，单独由DSP很难同时完成信源编码和信道编码，所以引进了FPGA的应用。如图…图3系统总体实现框图射频模块(RF)核心计算机A/D信道模块（FPGA）中央处理模块（DSP）SMA通信模块ABD/ACSMA基带部分图4FPGA信道编/解码模块框图数字解调数字调制数字解扩数字扩频数字滤波数字滤波解密模块加密模块ACB接收部分发送部分功能实现—欠采样基本采样理论—Nyquist采样定理02ffs图5采样后频谱的延拓功能实现—欠采样功能实现—欠采样带通采样理论因载波频率很大(140MHz)，基带信号的频率是32KHz，用Nyquist采样，所需采样频率要大于280M，所以我们用欠采样对接收到的信号进行采样。根据带通采样定理，对带限信号，采样频率fs只需大于2B就可以满足对信号无失真的采样。并且fs满足：其中B=fH-fL，n一般取能满足的最大正整数。根据上式，我们确定了本项目的采样频率是112MHz，这样得到的差频是28MHz。122nffnfLsHBfs21240nffs图6欠采样频谱示意图功能实现—欠采样欠采样频域的matlab仿真（图7）-2.5-2-1.5-1-0.500.511.522.5x10801000200030004000frequencyfxsv已调信号频谱-3-2-10123x1070200400600frequencyfxssamp欠采样后的信号频谱功能实现—解调BPSK解调理论BPSK解调过程是将本地的正余弦信号同AD欠采样的信号相乘，当二者相位相同时基带信号将被还原。功能实现—解调BPSK解调原理框图（图8）功能实现—欠采样带通滤波NCO从AD至解扩锁相环抽取低通滤波功能实现—解调NCO模块该模块相当于“本振”，输出本地载波sin和cos，与接收到的信号混频实现载波剥离。其结构框图（图9）为：相位累加器波形存储器D/A转换器低通滤波器频率控制字Kfoutfclk混频00.511.5x10-4-1-0.500.51secondsv3I路混频信号00.511.5x10-4-0.500.51secondsv4Q路混频信号图10欠采样混频后的波形图滤波010002000300040005000600070008000-505secondsv5I路滤波后信号010002000300040005000600070008000-20246secondsv6Q路滤波后信号图11滤掉高频成分后的波形图功能实现—解调锁相环模块该模块是解调部分的核心其性能直接影响系统的数据接收。其结构框图（图12）为：低通压控振荡器环路滤波器90度移相低通输入已调信号S1S3S2S4功能实现—解调鉴相器实现反正切鉴相的方法如下，通过比较我们使用Cordic算法来实现反正切鉴相。1查表法：这种方法简单，但是耗费的硬件资源多。2多项式近似法：将反正切函数用泰勒级数展开，然后转化成多项式的加减法来处理，这种方法的精度不高。3Cordic算法：它是一种循环迭代算法，把矢量的旋转运算转化成加减法和移位操作。易于硬件实现，具有运算速度快、精度高的特点。功能实现—解调鉴相器的matlab仿真（图13）00.511.5x10-4-2-1.5-1-0.500.511.5secondsv8反正切鉴相器输出功能实现—解调环路滤波器通过分析比较，本项目采用的是二阶环路滤波器。1一阶环路滤波器会产生稳态相差，从而降低系统误码性能。2二阶环路滤波器在直流增益为无穷大而频偏为常数的情况下，仍然能够实现稳态，实现难度适宜。3三阶环路滤波器实际实现难度较大功能实现—解调环路滤波器的matlab仿真图（图14）00.511.5x10-4-2024681012x104secondsv10环路滤波器输出从仿真结果可以看出，我们设计的COSTAS环可以很好的实现载波的同步，并且锁定后稳定性很好。并且加噪声和加多普勒频偏时也能很好的跟踪。00.20.40.60.811.21.41.61.8x10-42.7952.82.8052.812.8152.822.825x107secondsHz锁相环跟踪实际的载波频率图15载波跟踪环仿真结果图功能实现—解扩BPSK解扩理论BPSK解扩过程是将本地的PN码同解调的信号相乘，当扩频PN码相位与本地PN码相位相同时基带信号将被还原。图16扩频及解扩时序图功能实现—解扩BPSK解扩原理框图（图17）PN码从解调至解密NCO信道解码锁相环功能实现—解扩PN码NCO模块PN码NCO的工作原理与载波NCO原理基本相同，不同的是该模块输出的数据不是正弦信号而是m伪随机序列。其结构框图（图18）为：相位累加器相位寄存器m序列存储器频率控制字KPNoutfclk功能实现—解扩锁相环（伪码同步）模块伪码同步锁相环分为捕获环和跟踪环信号捕获的目的是判断接收信号粗略的码相位信号跟踪的目的是获得精确码相位。如图…图19伪码环路总体框图积分和累加包络检测器包络检测器误差检测器积分和累加积分和累加积分和累加积分和累加积分和累加积分和累加积分和累加积分和累加码环滤波器门限判决捕获控制PN码发生器PN码NCO三位移位寄存器DCPELNCO控制选择器I路Q路cofcof2包络检测器ESIPSILSIESQPSQLSQSESL时钟码环鉴别器捕获判决功能实现—解扩捕获环路模块扩频序列同步的第一步便是为本地扩频序列寻找一个相位，使本地扩频序列与发送扩频序列相位差小于二分之一个码元，这一步称为捕获(又称粗同步)结构框图如下（图20）带通滤波器平方率检波器ttdddt()阈值比较器PN码发生器捕获控制NT已捕获未捕获功能实现—解扩跟踪环路模块同步的第二步是跟踪(又称精同步)，进一步减小收端码元与发端码元的相位误差（一般要使收﹑发两码元的误差小于十分之一码元时间，并且在各种外来因素的干扰下能自动地保持这种高精度的相位对齐状态。如图…图21伪码环路跟踪框图积分和累加包络检测器包络检测器误差检测器积分和累加积分和累加积分和累加积分和累加积分和累加码环滤波器PN码发生器PN码NCO三位移位寄存器DCPELI路Q路cofcof2ESILSIESQLSQSESL时钟注释：1.本项目采用的鉴别器算法为½（E²-L²）2.非相干超前减去滞后功率。中等运算量。对于一个码片的E-L相关器间距，在±0.5码片的输入误差范围内产生与0.5（E-L）包络本质上相同的误差性能。可用（E²+L²）归一化码环鉴别器几种常见的鉴相算法鉴别器算法特性LELE21式中：LSLSESESQILQIE2222,被超前加滞后包络所归一化的非相干超前减去滞后包络（从而去掉了幅度敏感性）。运算量大。对于一个码片的LE相关器间距，当输入误差小于5.0码片的范围时会产生真实的跟踪误差（无噪声时）。当输入误差为5.1码片时会因为除以0而变得不稳定，但在有噪声时这已远超出了跟踪门限。)(2122LE非相干超前减去滞后功率。中等运算量。对于一个码片的LE相关器间距，在5.0码片的输入误差范围内产生与)(5.0LE包络本质上相同的误差性能（无噪声时）。可用)(22LE归一化。PSLSESPSLSESQQQIII)()[(21PSLSESPSLSESQQQIII/)(/)[(41（用PSI2和PSQ2归一化）准相干点积功率。使用了三个相关器。运算量小。对于一个码片的LE相关器间距，在5.0码片的输入误差范围内产生接近真实的误差输出（无噪声）。所示的第二个为分别采用PSI2和PSQ2归一化的版本。PSLSESIII)(21PSLSESIII/)(41（用PSI2归一化）相干点积。只能再载波环处于相位锁定状态时用。运算量小。可以得到最精确的码测量。所示的第二个为用PSI2归一化的版本。图22跟踪仿真效果图总结目前项目正处于顺利的进行中，在仿真结束后问题主要集中在算法的FPGA实现上，相信在近期都能得到实现。基带模块整体设计功能框图积分和累加包络检测器包络检测器误差检测器积分和累加积分和累加积分和累加积分和累加积分和累加积分和累加积分和累加积分和累加码环滤波器门限判决捕获控制PN码发生器PN码NCO三位移位寄存器DCPELNCO控制选择器I路Q路cofcof2包络检测器ESIPSILSIESQPSQLSQSESL码环鉴别器捕获判决SIN映射COS映射载频NCOA/D时钟IF载波环滤波器载波环鉴别器