数电1103010129

I目录1课程设计的目的与作用......................................................12设计任务..................................................................12.1同步计数器............................................................12.2串行序列发生器........................................................12.3N进制计数器...........................................................13设计原理..................................................................23.1同步计数器..............................................................23.2串行序列发生器..........................................................33.3N进制计数器............................................................34实验步骤..................................................................34.1同步计数器.............................................................34.2串行序列发生器.........................................................74.3N进制计数器...........................................................95设计总结.................................................................116参考文献.................................................................1111课程设计的目的与作用1.了解同步计数器和序列信号发生器的工作原理及逻辑功能；2.掌握计数器电路的分析方法、设计方法及应用；3.掌握序列信号发生器分析方法、设计方法及应用；4.掌握N进制计数器的设计方法及应用。2设计任务2.1同步计数器1.设计一个同步六进制加法计数器，无效状态为（010、110）；2.根据同步计数器设计方法，设计出同步六进制加法计数器电路图；3.根据电路原理图使用Multisim进行仿真；4.用电路图进行实际接线操作；5.检查无误后，测试其功能。2.2串行序列发生器1.设计一个序列信号发生器，其中序列为（010011）；2.根据串行序列发生器的设计方法，设计出串行序列发生器原理图；3.根据电路原理图使用Multisim进行仿真，并测试其功能。2.3N进制计数器1.利用74290设计一个30进制异步加法计数器；2.根据N进制异步加法计数器的设计方法，设计出30进制异步加法计数器原理图；3.根据电路原理图使用Multisim进行仿真，并测试其功能。23设计原理3.1同步计数器1.计数器的概念：用来统计输入脉冲个数的电路，是组成数字电路和计算机电路的基本时序逻辑部件。按长度可分为二进制、十进制和任意进制计数器；按功能可分为加法、减法和可逆计数器。各触发器共用同一时钟信号的计数器，又叫同步计数器。2.时序电路的分析过程：给定时序电路时钟方程输出方程驱动方程特性方程状态方程计算CP触发沿状态表状态图时序图图1时序电路分析过程示意图3.设计过程：图2同步时序逻辑电路的设计流程图时序逻辑问题状态赋值状态转换表最简逻辑表达式逻辑图选定触发器类型检查能否自启动33.2串行序列发生器1.序列发生器的概念：指能据时钟信号输出规定序列代码信号的一种时序电路。2.设计过程：图3序列发生器的设计流程图3.3N进制计数器1.用同步清零端或置数端归零获得N进制计数器的方法：（1）写出状态的二进制代码；（2）求归零逻辑——同步清零端或置数控制端信号的逻辑表达式；（3）画连线图。2.用异步清零端或置数端归零获得N进制计数器的方法：（1）写出状态的二进制代码；（2）求归零逻辑——异步清零端或置数控制端信号的逻辑表达式；（3）画连线图。4实验步骤4.1同步计数器1．根据要求可得其状态图如下图4所示时钟产生电路计数器多路数据选择器脉冲序列输出数据预置4000000000010111001011111Y排列:图4六进制同步加法计数器的状态图2.选择触发器，求时钟方程、输出方程和状态方程（1）选择触发器由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发器的边沿JK触发器。（2）求时钟方程采用同步方案，故取===CP（3）求状态方程确定约束相：由设计要求可知无效状态为（010、110），其对应的最小项和是约束项。由图3所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出图4。再分解可得如图4.1所示各触发器的卡诺图。00011110000111100100101110001001101111000110图5次态的卡诺图图5.1卡诺图500011110000111100010011010101110图5.1卡诺图图5.1卡诺图显然，由图4.1所示各卡诺图便可很容易地得到：===+（4）求驱动方程由JK触发器的特性方程=J+K可得=,=;,;.3．画逻辑电路图根据所选用的触发器和时钟方程、驱动方程，便可以得到如图5所示的逻辑电路图6U1A74LS112D1Q5~1Q6~1PR41K2~1CLR151J31CLK1U2A74LS112D1Q5~1Q6~1PR41K2~1CLR151J31CLK1U3A74LS112D1Q5~1Q6~1PR41K2~1CLR151J31CLK1VCC5VS1A键=AS2键=空格S3键=空格S4键=空格S5键=空格S6键=空格S7键=空格X12.5VX22.5VX32.5V图6六进制同步加法计数器仿真图4.检查电路能否自启动将无效状态（010、110）带入上面的状态方程得：0010100（有效状态）0110000（有效状态）无效状态最终都回到有效状态，它们自身没有形成循环，因此，此电路为能够自启动的时序电路。5.实验仪器74LS112两片等6.实验结果经仿真和实际操作可得，此设计满足题目要求，能较好的实现目标。74.2串行序列发生器1.进行逻辑抽象，建立状态图000000000010100111001011图7串行序列发生器的状态图Y排列:2.选择触发器，求时钟方程、输出方程和状态方程（1）选择触发器由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发器的边沿JK触发器。（2）求时钟方程采用同步方案，故取===CP（3）求状态方程确定约束相：由建立的状态图可知无效状态为（110、111），其对应的最小项和是约束项。由图3所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出图7所示电路次态的卡诺图。再分解可得如图8.1所示各触发器的卡诺图。000111100001111001001010100011010010101000108图8次态的卡诺图图8.1卡诺图00011110000111100010101001100110图8.1卡诺图图8.1卡诺图显然，由图4.1所示各卡诺图便可很容易地得到：=（+）+=+=+=(4)求取驱动方程由JK触发器的特性方程=J+K可得==1；,=;，=.3.选择数据选择器并根据要求进行数据预置由题目要求输出六位脉冲序列知，故可选择八选一数据选择器74LS151。由题目要求输出的六位脉冲序列为010001，故进行数据预置为=0,=1，=0，=0，=1，=1。4．画逻辑电路图根据所选用的触发器和时钟方程、驱动方程，便可以得到如图8所示的逻辑电路图9U1A74LS112D1Q5~1Q6~1PR41K2~1CLR151J31CLK1U2A74LS112D1Q5~1Q6~1PR41K2~1CLR151J31CLK1U3A74LS112D1Q5~1Q6~1PR41K2~1CLR151J31CLK1VCC5VS1A键=AU4A7408J&U5A7408J&U6A7408J&X12.5VX22.5VX32.5VX42.5VU774LS151DG07MUX~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7图9串行序列发生器仿真图5.检查能否自启动将无效状态（110、111）带入上面的状态方程得：00110111101（有效状态）0111101（有效状态）无效状态最终都回到有效状态，他们自身没有形成循环，因此，此电路为能够自启动的时序电路。6.实验仪器74LS112两片、74LS00一片、74LS08一片等7.仿真分析经仿真可得，此设计满足题目要求，能较好的实现目标。4.3N进制计数器1.74290芯片功能介绍：74290芯片是常用的集成十进制异步计数器芯片之一，它是按照8421BCD码进行加法计数的电路。10表174290的状态表输入输出功能CP100000异步清零11001置9O0计数计数U174290N&&CTRDIV2DIV5QA9QB5QD8QC4INB11R911R923R0112INA10R0213图10.1国标逻辑符号图10.2逻辑功能示意图2．逻辑设计2.1写出的8421BCD代码==001100002.2求归零逻辑=5Q4Q2.3画连线图将两片74290级联起来，用置数即可得到30进制计数器，如图10所示7429011U174290N&&CTRDIV2DIV5QA9QB5QD8QC4INB11R911R923R0112INA10R0213U274290N&&CTRDIV2DIV5QA9QB5QD8QC4INB11R911R923R0112INA10R0213U3DCD_HEX_DIG_REDU4DCD_HEX_DIG_REDV15Hz5V图1130进制计数器仿真图2.4实验器材74290两片，交流电源一个2.5仿真分析经仿真此设计满足要求，可以实现30进制异步加法计数器。5设计总结在这次的课程设计过程中，使我进一步的熟悉了各芯片的功能和应用；锻炼了自己独立思考问题和独自解决问题的能力。引导我们学会查资料和合理应用资料的习惯。通过此次课设，我们了解了课程设计的一般步骤，v和设计中应该注意的问题。课设的意义在于对待问题的态度和处理问题的能力。设计的过程，设计的思想和设计电路的每一个环节，电路中的各个部分功能的实现，每个芯片的注意要点。在设计过程中，我也对Multisim软件有了进一步了解，其强大的仿真功能为我们学习提供了方便。通过实际操作，锻炼了个人的动手能力。6参考文献[1]余孟尝.数字电子技术基础简明教程.3版.北京：高等教育出版社，200612[2]阎石.数字电子技术基础.4版.北京：高等教育出版社，1998[3]张利萍张群芳.数字逻辑试验指导书.信息学院数字逻辑实验室，2012