随谈光模块里SI的一些事儿

易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者随谈光模块里SI的一些事儿光模块里的高速链路频率比较高，一般来说，按照NRZ编码方式，单路10Gbps信号的频率在5Ghz，单路25Gbps信号的频率在12.5Ghz，如此高的频率的信号，对信号通道的要求也就非常高，我们希望信号从始端完美的传输到终端，那就需要对高速链路不连续的地方进行优化，下面我们就简单谈一下这个问题。1.有哪些不连续的地方？1.1由高速线上耦合电容引起的不连续一般来说，耦合电容的焊盘的宽度，比阻抗线要粗，信号从阻抗线经过耦合电容时，会流过尺寸比较大的电容焊盘，阻抗会偏低，带来了不必要的反射。图1（高速线上的耦合电容）1.2阻抗线换层过孔带来的不连续SFF-8436协议里定义了金手指各个管脚的网络，TX及RX信号各有两对在bottom及TOP面，大多数方案下，这八对高速线到有部分不可避免需要打过孔换层，过孔带来感性及容性寄生参数，过孔也是一个不连续点，在PCB设计当中，特别是在速率比较大的通道上，需要对过孔进行优化设计。易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者图2（SFF-8436金手指网络定义）图3（过孔模型）1.3wirebond引起的不连续在光器件内部，芯片及激光器需要用金线与外部的电路进行电连接，一些采用COB方案的设计，也是需要金线来连接PCB焊盘与裸芯的电极。图4（光器件里的wirebond）2.不连续点的优化2.1耦合电容优化既然电容焊盘阻抗偏低，那我们就想办法去补偿，有三种可行性去补偿：一是更改参考层厚度，使阻抗线宽度与电容焊盘宽度一致，常规的0201焊盘的宽度也有10mil，为了达到这样的阻抗要求，参考层的厚度大致在7、8mil左右（要看具体设计而定），在光模块PCB面积资源紧张的情况下，这种方式的高速线，会占用大量的走线空间，另外还会增加高速线层的串扰，如果参考层还有差分50欧姆的阻抗线的话，这种方式几乎不可行了，差分50欧姆的阻抗线会走的非常粗，占用大量空间；第二种是削焊盘，把焊盘削成与走线宽度一致，如果走线过于细小，会造成SMT问题，电容对的空气间隙不够大的话，也会连锡造成短路；第三种是跨层参考，把电容焊盘底下的GND层挖掉，让其参考下一层GND或下下一层GND，这种方式变相增加了电容焊盘的参考厚度，从而补偿了焊盘的阻抗，换层参考时，注意高速线的回流，在焊盘四周打上回流孔，提供换层回流路径。对下图中的模型，进行了挖GND处理，并且对挖空的尺寸进行了仿真对比，i=0时，表示挖空尺寸与焊盘对大小一致，i=1mil时表示挖空尺寸比焊盘对大小单边长1mil，以此类推，由于这个信号速率是10Gbps的，所以频率扫描到了其三倍频15Ghz处。图5（焊盘底下GND挖空模型）易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者图6（回波损耗）0.002.505.007.5010.0012.5015.00Freq[GHz]-70.00-60.00-50.00-40.00-30.00-20.00dB(St(Diff1,Diff1))HFSSModel1SDD11CurveInfodB(St(Diff1,Diff1))Setup1:Sweepi='0mil'dB(St(Diff1,Diff1))Setup1:Sweepi='1mil'dB(St(Diff1,Diff1))Setup1:Sweepi='2mil'dB(St(Diff1,Diff1))Setup1:Sweepi='3mil'dB(St(Diff1,Diff1))Setup1:Sweepi='4mil'dB(St(Diff1,Diff1))Setup1:Sweepi='5mil'0.0050.00100.00150.00200.00250.00300.00Time[ps]97.5098.0098.5099.0099.50100.00100.50101.00TDRZt(Diff1)HFSSModel1TDRm1m2CurveInfoTDRZt(Diff1)Setup1:Sweepi='0mil'TDRZt(Diff1)Setup1:Sweepi='1mil'TDRZt(Diff1)Setup1:Sweepi='2mil'TDRZt(Diff1)Setup1:Sweepi='3mil'TDRZt(Diff1)Setup1:Sweepi='4mil'TDRZt(Diff1)Setup1:Sweepi='5mil'NameXYm131.0000100.3221m232.000099.7593易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者图7（TDR）2.2过孔优化以差分对过孔为例，过孔对的寄生容性，寄生感性以及阻抗，与如下因素有关：一是孔径大小，二是过孔焊盘大小，三是过孔长度，四是PCB的DK值，五是地平面与过孔的间隙大小，六是差分过孔的间距等等。一般的光模块PCB中，板厚为1mm或者1.6mm，过孔的长度也随叠层定了，另外PCB的DK值，虽然各层DK值可能会不一样，整体来说，它也是个定值，因为过孔的优化，是基于板子的物理结构叠层上进行优化的。过孔的焊盘大小，希望是越小越好，减少寄生容性，这就需要考虑到PCB板厂工艺能力，对于要求比较高的高速线，可以让板厂用极限工艺对高速过孔进行加工。所以，在叠层已定的情况下，可以从过孔孔径，过孔对间距，地平面与过孔的间隙等这些参数进行优化。以下是优化实例，该模型叠层为8层板，厚度为1.6mm，通孔，通过25Gbps信号。图8（25Gbps信号的过孔模型）0.005.0010.0015.0020.0025.0030.0035.0040.00Freq[GHz]-70.00-60.00-50.00-40.00-30.00-20.00-10.00Y1HFSSModel1SDD11m1CurveInfodB(St(Diff1,Diff1))Setup1:SweepdB(St(Diff2,Diff2))Setup1:SweepNameXYm137.8000-20.2386易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者图9（回波损耗，三倍频域内均在-20dB以下）图10（TDR，99-102Ω之间）2.3wirebond优化单根金线的自感近似为如下公式，其中L为自感（nH），r为金线半径（inches），d为金线长度（inches）；两根金线之间的互感近似为如下公式，其中M为互感（nH），d为金线长度（inches），s为两根金线的中心距离（inches）；从以上两个经验公式给我们优化启发：一是使用线径较大的金线，可以减少金线自感，二是并联多根金线，可以减少寄生电感，三是多根金线之间保持足够距离，减少金线间的互感，四是减少金线长度。根据经验值，常用直径为25微米的等效电感为1nH/mm，等效电阻为2Ω/mm。除此之外，考虑到信号回流，在PCB或者载体面积足够情况下，可以提供回流金线，bondpad尺寸的设计，也需要考虑到阻抗的需求。对于工作频率特别高的器件，可以考虑wedgebonding，在同样金线长度的情况下，可以减小金线电感。如果使用flip-chip技术，可以省去金线的使用。以下是对差分50欧姆光眼高速线上wirebond优化前后的对比。0.0050.00100.00150.00200.00250.00300.00Time[ps]99.75100.00100.25100.50100.75101.00101.25101.50101.75102.00Y1HFSSModel1TDRm1m2CurveInfoTDRZt(Diff1)Setup1:SweepTDRZt(Diff2)Setup1:SweepNameXYm118.0000101.6289m257.0000101.8257易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者图11（优化前打线模型）图12（优化前回波损耗，在12Ghz附近，为-1.1dB）图13（优化前TDR，高达88欧姆）0.002.505.007.5010.0012.5015.00Freq[GHz]-50.00-40.00-30.00-20.00-10.000.00Y1HFSSDesign1XYPlot1m1CurveInfodB(St(Diff1,Diff1))Setup1:SweepdB(St(Diff2,Diff2))Setup1:SweepNameXYm114.0200-1.11860.0050.00100.00150.00200.00250.00300.00Time[ps]50.0055.0060.0065.0070.0075.0080.0085.0090.00Y1HFSSDesign1XYPlot3m1CurveInfoTDRZt(Diff1)Setup1:SweepTDRZt(Diff2)Setup1:SweepNameXYm120.000088.1096易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者图14（优化后打线模型）图15（优化后回波损耗，12Ghz附近降低到-10dB）0.002.505.007.5010.0012.5015.00Freq[GHz]-60.00-50.00-40.00-30.00-20.00-10.000.00Y1HFSSDesign1XYPlot1m1CurveInfodB(St(Diff1,Diff1))Setup1:SweepdB(St(Diff2,Diff2))Setup1:SweepNameXYm113.3200-9.8288易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者图16（优化后TDR，由88欧姆降低到57欧姆）后结：光模块高速链路的设计，是一个细致的工作，除了光速链路的优化，还需要综合考虑到结构、散热等的设计，这些东西相互影响，结构设计基本上就决定了打线的长度，打线的长度很大程度上影响高频性能；另外即使高速通道设计的再好，散热做不好，高温下的高频性能也会大打折扣，散热也可以从PCB的设计上做改善，采用嵌铜或者导热孔填铜等技术增加导热性能。以下两个图是做总体优化前后的光眼眼图对比（同样的硬件方案）。图17（优化前光眼）0.0050.00100.00150.00200.00250.00300.00Time[ps]50.0051.2552.5053.7555.0056.2557.50Y1HFSSDesign1XYPlot2m1m2CurveInfoTDRZt(Diff1)Setup1:SweepTDRZt(Diff2)Setup1:SweepNameXYm114.000057.1016m226.000056.6322易飞扬通信（gb.gigalight.com）︱全球光互连技术革新者图18（优化后光眼）