数字电路课程设计----2017年

12017年1月6日北京理工大学信息与电子学院1数字电路课程设计第一部分目的、题目及时间安排2014级课程设计（2017年）一.课程设计的目的•巩固在课堂上所学的数字电路的知识。•通过设计、安装和调试一个小型的数字控制系统来部分地体会一个电子产品的诞生过程。•在设计、制作小型数字系统的实践过程中掌握测试方法，特别是使用示波器的方法。•在调试小型数字系统的实践过程中初步掌握利用示波器等工具分析、定位和排除电路故障的方法。2017年1月6日北京理工大学信息与电子学院2数字电路课程设计第一部分目的、题目及时间安排二.课程设计的题目1.交通灯控制器2.并-串/串-并转换器3.数字时钟4.LED点阵(8×8)控制器（试做）2017年1月6日北京理工大学信息与电子学院3数字电路课程设计第一部分目的、题目及时间安排三.各设计题目的具体要求及设计过程1.设计同步时序逻辑电路的共性问题•时钟电路时钟电路实际上就是多谐振荡器。实现它的电路形式有很多。在我们这次的课程设计中只用两种。一种是由555构成的多谐振荡器；另一种是用COMS反相器构成的多谐振荡器。2017年1月6日北京理工大学信息与电子学院4数字电路课程设计第一部分目的、题目及时间安排电路的振荡周期为：TClock=2.2RC上述公式仅是电路振荡周期一个近似的估算。在本次课程设计中不要求把振荡频率调得非常准。CR74HC14ClockRPRP的作用是启振，数值在几百至一千欧姆不等，由实验确定。非门的型号可以是74HC04、74LS04、74LS14等。22017年1月6日北京理工大学信息与电子学院5数字电路课程设计第一部分目的、题目及时间安排•外输入信号的去抖动问题同步时序逻辑系统XClockUccRSW理想波形实际波形2017年1月6日北京理工大学信息与电子学院6数字电路课程设计第一部分目的、题目及时间安排利用由“与非”门构成的基本RS锁存器就可构成一个去“抖动”的单次脉冲发生器。电路如下：74LS279(或74HC279)是4基本RS锁存器的单片集成电路，在这个芯片上有4个独立的基本RS锁存器。2017年1月6日北京理工大学信息与电子学院7数字电路课程设计第一部分目的、题目及时间安排74LS279(74HC279)12345672QVDD16151413121110VDD4S4R4Q3S23S13R1R1S11S21Q2R2S2Q8GNDGND93Q3Q4S4R4Q3S23S13R1R1S11S21Q2R2S输入信号1S1和1S2相“与”共同构成1号基本RS锁存器(1Q)的置位信号；同样情况适用于输入信号3S1和3S2。各输入信号均为低电平有效。2017年1月6日北京理工大学信息与电子学院8数字电路课程设计第一部分目的、题目及时间安排•外输入信号的同步问题同步时序逻辑系统XClockUccRSW外输入信号X的发生是随机的，他与系统的时钟信号是不同步的。32017年1月6日北京理工大学信息与电子学院9数字电路课程设计第一部分目的、题目及时间安排利用D触发器可以使外输入信号与系统时钟的边沿同步，这个过程就叫做外输入信号的同步化。电路如下：ClockXQ同步电路既可以使用两个D触发器也可以使用一个D触发器。D2Q5CLK3Q6S4R1U7:A74LS74D12Q9CLK11Q8S10R13U7:B74LS74VCCVCC经过去抖动后的外输入信号X2017年1月6日北京理工大学信息与电子学院10数字电路课程设计第一部分目的、题目及时间安排2.数字时钟•数字钟的基本功能是：能显示时、分、秒；可单独对时、分进行校时(需加去抖动开关)；具有整点报时功能(6响，模仿广播电台的整点报时)。•整点报时功能的具体要求：前5响的频率为1kHz，最后一响的频率为2kHz。每一响的持续时间及两响之间的间隔时间为1秒。或者是每一响的持续时间及两响之间的间隔时间为0.5秒。2017年1月6日北京理工大学信息与电子学院11数字电路课程设计第一部分目的、题目及时间安排•数字钟的系统构成大致如下：振荡器时计数器(24进制)译码/驱动分计数器(60进制)秒计数器(60进制)分频器译码/驱动译码/驱动整点报时校时电路1kHz2kHz1Hz这些部分实验箱中已有2017年1月6日北京理工大学信息与电子学院12数字电路课程设计第一部分目的、题目及时间安排•数字钟系统所用的主要芯片CD4518简介CD4518是一片双十进制计数器。CD4518的功能表如下：42017年1月6日北京理工大学信息与电子学院13数字电路课程设计第一部分目的、题目及时间安排2017年1月6日北京理工大学信息与电子学院14数字电路课程设计第一部分目的、题目及时间安排CD4518双十进制计数器波形图2017年1月6日北京理工大学信息与电子学院15数字电路课程设计第一部分目的、题目及时间安排CD4518双十进制计数器的典型接线图2017年1月6日北京理工大学信息与电子学院16数字电路课程设计第一部分目的、题目及时间安排•用CD4518构成60进制计数器(秒、分计数器)：CLK1E2MR7Q03Q14Q25Q36U1:A4518CLK9E10MR15Q011Q112Q213Q314U1:B4518VSSVDD123U2:A4081Clock52017年1月6日北京理工大学信息与电子学院17数字电路课程设计第一部分目的、题目及时间安排•用CD4518构成24进制计数器(时计数器)：CLK1E2MR7Q03Q14Q25Q36U4:A4518CLK9E10MR15Q011Q112Q213Q314U4:B45188910U2:C4081VSSVDDClock2017年1月6日北京理工大学信息与电子学院18数字电路课程设计第一部分目的、题目及时间安排•时、分、秒计数器的级联：CLK1E2MR7Q03Q14Q25Q36U1:A4518CLK9E10MR15Q011Q112Q213Q314U1:B4518VSSVDD123U2:A4081CLK1E2MR7Q03Q14Q25Q36U3:A4518CLK9E10MR15Q011Q112Q213Q314U3:B4518VSS564U2:B4081Clock2017年1月6日北京理工大学信息与电子学院19数字电路课程设计第一部分目的、题目及时间安排•数字钟系统的整点报时电路模仿广播电台，在每一个整点时刻以六响音频信号报时，前5声的音频信号频率是1000Hz，最后一响的音频信号频率为2000Hz。若响声持续0.5s、两响的间隔时间为0.5s的话，则应从每个整点前的59分55秒开始报时。分十位分个位秒十位秒个位m13m12m11m10m03m02m01m00s13s12s11s10s03s02s01s00010110010101010101100111100010012017年1月6日北京理工大学信息与电子学院20数字电路课程设计第一部分目的、题目及时间安排分十位分个位秒十位秒个位m13m12m11m10m03m02m01m00s13s12s11s10s03s02s01s0001011001010101010110011110001001所以，响5声1000Hz音频信号的条件是：f1000=m12∙m10∙m03∙m00∙s12∙s10∙(s03+s02)(s03+s01+s00)∙Clock_1s∙Clock_1kHzS01S00S03S020001111000000001011111××××1011××62017年1月6日北京理工大学信息与电子学院21数字电路课程设计第一部分目的、题目及时间安排在0分0秒时，响1声2000Hz的音频信号。分十位分个位秒十位秒个位m13m12m11m10m03m02m01m00s13s12s11s10s03s02s01s000000000000000000所以，响1声2000Hz音频信号的条件是：kHzClocksClockssssssssmmmmmmmmf2_1_000102031011121300010203101112132000⋅⋅+++++++⋅+++++++=2000Hz音响持续时间是0.5s。所以，总的报时条件应该是：f=f1000+f2000。2017年1月6日北京理工大学信息与电子学院22数字电路课程设计第一部分目的、题目及时间安排f1000=m12∙m10∙m03∙m00∙s12∙s10∙(s03+s02)(s03+s01+s00)∙Clock_1s∙Clock_1kHzkHzClocksClockssssssssmmmmmmmmf2_1_000102031011121300010203101112132000⋅⋅+++++++⋅+++++++=f=f1000+f2000。S13S12S11S10S03S02S01S00M13M12M11M10M03M02M01M00S01S00S03S02M12M10M03M00S12S10Clock_1sClock_1kHzClock_2kHzClock_1s2345910111213U1040782345910111213U114078LS1SOUNDER9128U14:A74HC40756345U14:B74HC407510111213U14:C74HC40752345910111213U1240681312U5:D74HC14121311U2:D408123451U13:A4082910111213U13:B40822017年1月6日北京理工大学信息与电子学院23数字电路课程设计第一部分目的、题目及时间安排•数字钟系统的校时电路CLK1E2MR7Q03Q14Q25Q36U1:A4518CLK9E10MR15Q011Q112Q213Q314U1:B4518123U2:A4081CLK1E2MR7Q03Q14Q25Q36U3:A4518CLK9E10MR15Q011Q112Q213Q314U3:B4518564U2:B4081123U8:A4071564U8:B4071R210kR310kR410kR510kR910kR810kR710kR610k1R11Q41S121S232R52Q72S63R103Q93S1113S2124R144Q134S15U974HC279121311U8:D4071SW3SW-SPDT-MOMSW2SW-SPDT-MOMSW1SW-SPDTClock_1s这些部分实验箱中已有2017年1月6日北京理工大学信息与电子学院24数字电路课程设计第一部分目的、题目及时间安排•数字钟组所提供的器件如下：元器件型号(功能)数量总计备注CD4518(双十进制计数器)3CD4068(8输入“与非”门)1CD4078(8输入“或非”门)2CD4082(双4输入“与”门)1CD4081(四2输入“与”门)1CD4071(四2输入“或”门)174HC4075(三3输入“或”门)1若器件(IC)的数量或种类不够，还可再从实验室借。实验室所能提供的器件清单附于后面。1072017年1月6日北京理工大学信息与电子学院25数字电路课程设计第一部分目的、题目及时间安排3.交通灯控制器交通灯控制器种类繁多，不同的路口有不同的交通灯控制器。所设计交通灯控制器应为主路和支路交叉路口信号灯控制器，如下图所示。主路主路辅路辅路2017年1月6日北京理工大学信息与电子学院26数字电路课程设计第一部分目的、题目及时间安排•交通灯控制器的系统构成状态机译码器红绿黄LED灯定时器振荡器1Hz7段译码器LED7段数码管T输出驱动器输出驱动器T=1代表定时时间到。2017年1月6日北京理工大学信息与电子学院27数字电路课程设计第一部分目的、题目及时间安排设R、G、Y代表主路的红、绿、黄灯；r、g、y代表支路的红、绿、黄灯。•交通灯控制器的状态设置及输出方程RGYrgy010100001100100010100001SSGSYSgSyQ1Q0000111101QR=01QQG=01QQY=1Qr=01QQg=01QQy=01QQSG=01QQSY=01QQ