搜索
计算机组成原理课后答案第一章1．模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0和1表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。2．数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。3．科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4．主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：:运算器、逻辑器、存储器、输入设备和输出设备。5．存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6．计算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解算某一问题的一串指令序列，称为程序。7取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。8．半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称CPU,它用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。9．计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。10．在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。11．第一级是微程序设计级，这是一个实在的硬件级，它由机器硬件直接执行微指令；第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；第三级是操作系统级，它由操作系统实现；第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。用一系列的级来组成计算机的接口对于掌握计算机是如何组成的提供了一种好的结构和体制，而且用这种分级的观点来设计计算机对保证产生一个良好的系统结构也是很有帮助的。12．因为任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。实现这种转化的媒介是软件与硬件的逻辑等价性。13．计算机应用和应用计算机在概念上是不等价的。计算机应用是计算机学科与其他学科相结合的交叉学科，是计算机学科的组成部分，分为数值计算和非数值应用两大领域。应用计算机是借助计算机为实现特定的信息系统功能的手段。在计算机系统的层次结构中，应用计算机是多级计算机系统层次结构的最终目标，是高级语言级之上的服务层次。商=0.110110*2-6,余数=0.101100*2-611．4位加法器如上图，1111)()(−−−−⊕+=++=++=iiiiiiiiiiiiiiiiiCBABACBABACBCABAC(1)串行进位方式C1=G1+P1C0其中：G1=A1B1P1=A1⊕B1（A1＋B1也对）C2=G2+P2C1G2=A2B2P2=A2⊕B2C3=G3+P3C2G3=A3B3P3=A3⊕B3C4=G4+P4C3G4=A4B4P4=A4⊕B4(2)并行进位方式C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C000011010+[-My]1100010011011110010111100+[My]00111100111110000.011110000+[My]00111100001011000.0101011000+[-My]11000100000111000.01100111000+[-My]11000100111111000.011011111000+[My]00111100001101000.0110101101000+[-My]11000100001011000.0110111计算机组成原理第五版习题答案12．(1)组成最低四位的74181进位输出为：C4=Cn+4=G+PCn=G+PC0，C0为向第0位进位其中，G=y3+y2x3+y1x2x3+y0x1x2x3，P=x0x1x2x3，所以C5=y4+x4C4C6=y5+x5C5=y5+x5y4+x5x4C4(2)设标准门延迟时间为T，“与或非”门延迟时间为1.5T，则进位信号C0，由最低位传送至C6需经一个反相器、两级“与或非”门，故产生C0的最长延迟时间为T+2*1.5T=4T(3)最长求和时间应从施加操作数到ALU算起：第一片74181有3级“与或非”门（产生控制参数x0,y0,Cn+4），第二、三片74181共2级反相器和2级“与或非”门（进位链），第四片74181求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T），故总的加法时间为：t0=3*1.5T+2T+2*1.5T+1.5T+3T=14T13．设余三码编码的两个运算数为Xi和Yi，第一次用二进制加法求和运算的和数为Si’，进位为Ci+1’，校正后所得的余三码和数为Si，进位为Ci+1，则有：Xi=Xi3Xi2Xi1Xi0Yi=Yi3Yi2Yi1Yi0Si’=Si3’Si2’Si1’Si0’FAFAFAFAFAFAFAFAsi3si2si1si0si3'si2'si1'si0'+3VXi3Yi3Xi2Yi2Xi1Yi1Xi0Yi0十进校正二进加法Ci+1根据以上分析，可画出余三码编码的十进制加法器单元电路如图所示。14．图如下：当Ci+1’=1时，Si=Si’+0011并产生Ci+1当Ci+1’=0时，Si=Si’+1101Si=AiBiCi+AiBiCi+AiBiCi+AiBiCi12计算机组成原理第五版习题答案15．设计思想：电路由三部分构成：ALU完成定点加减法运算和逻辑运算，专用的阵列乘法器完成乘法运算，专用的阵列除法器完成除法操作。逻辑图可参考主教材图2.7和图2.9。16．设计思想：因为有八种运算，所以控制信号采用三位，S0,S1,S2。加法和减法操作利用4位补码加减法器完成；加1操作可以单独设计电路实现，也可以将被加数强制为＋1利用加减法器实现；传送操作可以利用加减法器实现，第二加数强制为0；逻辑乘和取反操作可设计单独的逻辑运算电路，用与门和反相器实现；取补电路单独设计，参见主教材图2.6；乘法操作可单独设计高速乘法器，电路参见主教材图2.7。17.设计思想：将74181的S3～S0及M等五个控制信号缩减为S2～S0三根信号，主教材表2.5（功能表中的算术运算和逻辑运算相应进行简化，去除冗余操作和可替代操作：000:逻辑0001:AB010:A+B011:A⊕B100:A加B101:A减B减1110:A加A111:A其中，000～011为四种逻辑运算，100～111为四种算术运算。根据功能表可以很容易地设计出简化的函数发生器。第三章1.(1)字节M4832*220=(2)片84*28*51232*1024==KK(3)1位地址作芯片选择2.(1)262/242=4（块）(2)(242/222)×(64位/8位)=32（片）(3)主存共需DRAM芯片为：4×32=128(片)每个内存条有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成内存条内存储单元寻址。一共有4块内存条，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。3.(1)根据题意，存储总容量为64KB，故地址总线需16位。现使用16K*8位DRAM芯片，共需16片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片2：4译码器。(2)根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行如果采用分散刷新，则每1us只能访存一次，也不行所以采用异步式刷新方式。假定16K*1位的DRAM芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128=15.6us，可取刷新信号周期15us。刷新一遍所用时间＝15us×128＝1.92ms4.(1)片328*12832*1024=KK(2)2：4译码器A14A15CS3CS2CS0CS1D0~D7A13~A014计算机组成原理第五版习题答案CPU3:8译码器Y1Y2Y3Y4Y5Y6Y7Y8D0−D31A0−A16A17−A19(3)如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms/512=15.5us刷新一次的异步刷新方式。5.所设计的存储器单元数为1M，字长为32，故地址长度为20位（A19~A0），所用芯片存储单元数为256K，字长为16位，故占用的地址长度为18位（A17~A0）。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器，共8片RAM芯片，并使用一片2：4译码器。其存储器结构如图所示。CPUY0Y1Y2Y3256k*16RW/RW/256k*16A19A1830~CSCS0CS0CS1CS1CS2CS2CS3CS3CSD31−D16(高16位)D15−D0(低16位)A17−A16RW/6.（1）系统16位数据，所以数据寄存器16位（2）系统地址128K＝217，所以地址寄存器17位（3）共需要8片（4）组成框图如下15