DSP课程设计数字时钟

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

数字时钟i数字时钟摘要本课题是利用DSP定时器和中断,来设计一个数字时钟,用数码管作为显示部分,利用HD7279芯片来管理16*16的矩阵键盘,从而通过按键可以调节时间。本课题涉及到了DSP的定时系统、中断系统,DSP的I/O工作方式。关键字:DSP数字时钟;HD7279矩阵键盘数字时钟ii目录1绪论..................................................................................................................11.1课题背景及目的....................................................................................11.2课题任务及要求....................................................................................12课题设计原理..................................................................................................22.132位CPU定时器................................................................................22.2中断系统................................................................................................32.2.1外设级.........................................................................................32.2.2PIE级...........................................................................................32.2.3CPU级.........................................................................................32.3HD7279芯片........................................................................................43课题总体方案设计..........................................................................................53.1定时器设计............................................................................................53.2输入模块与显示模块设计....................................................................54课题程序设计..................................................................................................64.1程序总体设计........................................................................................64.2正常运行模式........................................................................................74.3时间设置模式........................................................................................74.4程序实际运行效果................................................................................85心得体会..........................................................................................................9参考文献..............................................................................................................10附录程序清单....................................................................................................11数字时钟第1页共24页1绪论1.1课题背景及目的DSP课程设计是对《数字信号处理》、《DSP原理及应用》等课程的较全面练习和训练,是实践教学中的一个重要环节。通过本次课程设计,综合运用数字信号处理、DSP技术课程以及其他有关先修课程的理论和生产实际知识去分析和解决具体问题,并使所学知识得到进一步巩固、深化和发展。初步培养学生对工程设计的独立工作能力、电子系统设计的一般方法。通过课程设计树立正确的设计思想,提高学生分析问题、解决问题的能力。进行设计基本技能的训练,如查阅设计资料和手册、程序的设计、调试等。1.2课题任务及要求本题目要求利用DSP定时器和中断,设计一个数字时钟,设计目的在于,了解DSP的定时系统、中断系统,掌握DSP的I/O工作方式。1、画出数字时钟的结构图和原理图2、通过编写DSP程序,功能完善的数字时钟。3、要求详细叙述数字时钟设计方案以及控制的编程。4、按要求编写课程设计报告书,正确、完整的阐述设计和实验结果。5、在报告中绘制程序的流程图,并文字说明。课题完成后应提交的文件和图表(或设计图纸):1、课程设计的任务书2、课程设计报告(1)课程设计的总体方案(2)设计的详细原理(3)设计的步骤和过程(4)设计程序的调试和运行结果(5)课程设计的心得体会3、附录DSP程序代码数字时钟第2页共24页2课题设计原理2.132位CPU定时器F2812内部共有8个定时器,分别是CPU定时器,EV事件管理器中的通用定时器,看门狗的定时器。F2812内部有3个32位CPU定时器,分别是Timer0,Timer1,Timer2,其中Timer1和Timer2是TI公司为操作系统DSPBIOS保留的,只用CPU定时器0可以使用,EV事件管理器共有4个16位的的通用定时器,每个定时器可以单独使用,也可以两两配合同步使用。图1CPU定时器结构图2CPU定时器中断结构数字时钟第3页共24页2.2中断系统F2812的中断系统采用的是三级中断机制,分别为外设级、PIE级和CPU级。对于某一个具体的外设中断请求,只要有任意一级不许可,CPU最终都不会响应外设中断。2.2.1外设级假如在程序执行过程中,某一个外设产生了一个中断事件,那么在这个外设的某个寄存器中与该中断事件相关的中断标志位被置1。此时,如果该中断相应的中断使能位已经被置位,也就是值为1,该外设就会向PIE控制器发出一个中断请求。但是该中断没有被使能,那么外设就不会向PIE控制器提出中断请求,但是相应的中断标志位会一直保持置为状态,直到用程序将其清除为止。当然,在中断标志保持置为状态时,一旦该中断被使能,那么外设会立即向PIE发出中断请求。2.2.2PIE级当外设产生中断事件,相关中断标志位置位,中断使能位使能后,外设就会把中断请求提交给PIE控制器。和外设级类似,PIE控制其中的每一组都会有一个中断标志位寄存器PIEIERx和一个中断使能寄存器PIEIFRx,x=1~12。每个寄存器的低8位对应8个外设中断,高8位保留。2.2.3CPU级CPU级也有中断标志位寄存器IFR和中断使能寄存器IER。当某一个外设中断请求通过PIE发送到CPU是,CPU中断标志寄存器IFR中相应的中断标志位INTx就会被置位。如果IER寄存器中相关位的使能情况。如果IER中的相关位被置位,并且INTM的值为0,则中断就会被CPU相应。CPU接到中断请求,并发现可以去相应时,就得暂停正在执行的程序,转而去响应中断程序,但是此时,它必须的做一些准备中工作,一边执行外终端程序之后还能找到原来的地方和原来的状态。数字时钟第4页共24页2.3HD7279芯片HD7279是一片具有串行接口、可以同时驱动八位共阴式数码管(或64只独立LED)的智能显示驱动芯片,该芯片同时还可连接多达64键的键盘矩阵,单片即可完成LED显示、键盘接口的全部功能。HD7279内部含有译码器,可以直接接受BCD码和16进制码,并同时具有2种译码方式,此外,还具有多种控制指令,如消隐、內烁、左移、右移、段寻址等功能。HD7279具有片选信号,可以方便的实现多于8位的显示或多于64键的键盘接口。图3HD7279应用电路HD7279采用串行方式与微处理器进行通信,串行数据从DATA引脚送入芯片,并与CLK端同步。当片选信号变为低电平后,DATA引脚上的数据在CLK引脚的上升沿被写入HD7279缓冲器。HD7279的串行接口有三种指令结构:1.不带数据的纯指令,指令宽度为8BIT,即处理器要发送8个CLK脉冲;2.带有数据的指令,宽度为16BIT,即处理器需发送16个CLK脉冲;3.读取键盘数据指令,宽度为16BIT,前8个为处理器发送的HD7279的指令,后8个BIT为HD7279返回的键盘代码。执行此指令时,HD7279的DATA端在第9个CLK脉冲的上升沿变为输出状态,并在第16个脉冲的下降沿恢复为输入状态,等待下一个指令。数字时钟第5页共24页3课题总体方案设计本课题是利用DSP定时器和中断,来设计一个数字时钟,用数码管作为显示部分,利用HD7279芯片在管理16*16的矩阵键盘,从而通过按键可以调节时间,本课题涉及到了DSP的定时系统、中断系统,DSP的I/O工作方式。3.1定时器设计使用F2812的CPU定时器计时1秒产生一个中断,定时器计数器计数,满60分钟加1,分钟满60小时加1,当时间为23:59:59时,下一秒清零。HD7279驱动的键盘产生中断,进入设置模式,定时器停止,HD7279复位,分别对每一位输入数字,设置完毕按确认,将设置好的初值写入定时器的初值,然后开始计时。在CPU定时器工作前,先计算CPU定时器周期寄存器的值,然后给PRDH:PRD赋值。当启动定时器开始计数时,周期寄存器PRDH:PRD里面的值装载进定时器计数寄存器TIMH:TIM中。定时器计数寄存器TIMH:TIM中的值每隔一个TIMCLK就减小1,直到计数到0,完成一个周期的计数。完成一个周期的计数后,在下一个定时期输入时钟周期开始时,周期寄存器PRDH:PRD里面的值重新装载入计数器寄存器TIMH:TIM中。3.2输入模块与显示模块设计输入采用实验箱上的HD7279这款芯片,这款芯片是一片具有串行接口的,可同时驱动8位共阴极数码管(或64只独立LED)的智能显示驱动芯片,该芯片同时还可连接64键的矩阵键盘,单片即可完成LED显示和键盘接口的全部功能。HD7279内部含有译码器,可直接接受BCD码和16进制码,并同时具有2种译码方式。本项目通过HD7279来对16*16的矩阵键盘进行管理

1 / 24
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功