第9章现代CMOS工艺基本流程

1现代CMOS工艺基本流程第九章工艺集成艺基本流程知识回顾2半导体衬底掺杂氧化光刻技术刻蚀技术薄膜技术工艺集成3集成电路的工艺集成：运用各类单项工艺技术（外延、氧化、气相沉积、光刻、扩散、离子注入、刻蚀以及金属化等工艺）形成电路结构的制造过程。薄膜形成光刻掺杂、刻蚀工艺集成4①形成薄膜：化学反应，PVD，CVD，旋涂，电镀；②光刻：实现图形的过渡转移；③改变薄膜：注入，扩散，退火；④刻蚀：最后图形的转移；器件的制备：各种工艺的集成MOS，CMOS，工艺目的：工艺的选择5工艺条件：温度,压强,时间,功率,剂量,气体流量,…工艺参数：厚度,介电常数,应力,浓度,速度,…器件参数：阈值电压,击穿电压,漏电流,增益,…一、集成电路中器件的隔离6由于MOSFET的源、漏与衬底的导电类型不同，所以本身就是被PN结所隔离，即自隔离(self-isolated)；MOSFET晶体管是自隔离，可有较高的密度，但邻近的器件会有寄生效应；LOCOS隔离7希望场区的VT大,保证寄生MOSFET的电流小于1pA；增加场区VT的方法:场氧化层增厚:栅氧化层的7-10倍；增加场氧化区下面掺杂浓度(Channel-StopImplant，沟道阻断注入)；LOCOS隔离工艺8氮化硅P型衬底p+p+P型衬底氮化硅p+p+SiO2LOCOS隔离工艺9Bird’sBeak10二、金属化与多层互连金属及金属性材料在集成电路技术中的应用被称为金属化。按其在集成电路中的功能划分，金属材料可分为三大类：MOSFET栅电极材料：早期nMOS集成电路工艺中使用较多的是铝栅，目前CMOS集成电路工艺技术中最常用的是多晶硅栅。互连材料：将芯片内的各独立元器件连接成具有一定功能的电路模块。铝是广泛使用的互连金属材料，目前在ULSI中，铜互连金属材料得到了越来越广泛的运用。11接触材料：直接与半导体接触，并提供与外部相连的连接点。铝是一种常用的接触材料，但目前应用较广泛的接触材料是硅化物，如铂硅(PtSi)和钴硅(CoSi2)等。集成电路中使用的金属材料，除了常用的金属如Al，Cu，Pt，W等以外，还包括重掺杂多晶硅、金属硅化物、金属合金等金属性材料。2.1、集成电路对金属化材料特性的要求12与n+，p+硅或多晶硅能够形成欧姆接触，接触电阻小；长时期在较高电流密度负荷下，抗电迁移性能要好；与绝缘体（如SiO2）有良好的附着性；耐腐蚀；易于淀积和刻蚀；易于键合，而且键合点能经受长期工作；多层互连要求层与层之间绝缘性好，不互相渗透和扩散。131.1铝是一种经常被采用的金属互连材料，主要优点是:在室温下的电阻率仅为2.7μΩ·cm；与n+、p+硅或多晶硅的欧姆接触电阻可低至10-6Ω/cm2；与硅和磷硅玻璃的附着性很好；经过短时间热处理后，与SiO2、Si3N4等绝缘层的黏附性很好；易于淀积和刻蚀。金属铝膜的制备方法铝应用于集成电路中的互连引线，主要是采用溅射方法制备，淀积速率快、厚度均匀、台阶覆盖能力强。2.1.1铝Al/Si接触中的几个物理现象(1)Si在Al中的扩散Si在Al中的溶解度比较高，在Al与Si接触处，在退火过程中，会有大量的Si原子溶到Al中。溶解量不仅与退火温度下的溶解度有关，还与Si在Al中的扩散情况有关。在400-500℃退火温度范围内，Si在Al薄膜中的扩散系数比在晶体Al中大40倍。这是因为Al薄膜通常为多晶，杂质在晶界的扩散系数远大于在晶粒内的扩散系数。(2)Al与SiO2的反应Al与SiO2反应对于Al在集成电路中的应用十分重要：Al与Si接触时，可以“吃”掉Si表面的自然氧化层，使Al/Si的欧姆接触电阻降低；Al与SiO2的作用改善了集成电路中Al引线与下面SiO2的黏附性。3222343OAlSiAlSiOAl/Si接触中的尖楔现象宽度为w，厚度为d的铝引线，与硅接触的接触孔面积为A，如图所示。尖楔现象：由于硅在铝中的溶解度较大，在Al/Si接触中，Si在Al膜的晶粒间界中快速扩散离开接触孔的同时，Al也会向接触孔内运动、填充因Si离开而留下的空间。如果Si在接触孔内不是均匀消耗，Al就会在某些接触点，像尖钉一样楔进Si衬底中去，如果尖楔深度大于结深，就会使pn结失效，这种现象就是Al/Si接触中的尖楔现象。1、Al-Si合金金属化引线为了解决Al的尖楔问题，在纯Al中加入硅至饱和，形成Al-Si合金，代替纯Al作为接触和互连材料。但是，在较高合金退火温度时溶解在Al中的硅，冷却过程中又从Al中析出。硅从Al-Si合金薄膜中析出是Al-Si合金在集成电路中应用的主要限制:2、铝-掺杂多晶硅双层金属化结构淀积铝薄膜之前，先淀积一层重磷或重砷掺杂的多晶硅薄膜，构成Al-重磷(砷)掺杂多晶硅双层金属化结构。Al-掺杂多晶硅双层金属化结构已成功地应用于nMOS工艺中。3、铝-阻挡层结构在铝与硅之间淀积一个薄金属层，替代重磷掺杂多晶硅层，阻止铝与硅之间的作用，从而抑制Al尖楔现象。这层金属称为阻挡层。为了形成好的欧姆接触，一般采用双层结构，硅化物作为欧姆接触，TiN、TaN或WN作为阻挡层。Al/Si接触中的改进2.2.2Cu作为互连材料Cu的性质与铝不同，不能采用传统的以铝作为互连材料的布线工艺。以Cu作为互连的集成技术是IC制造技术进入到0.18μm及其以下时代必须面对的挑战之一。对以Cu作为互连的工艺来说，目前被人们看好并被普遍采用的技术方案是双大马士革(DualDamascene)(双镶嵌)工艺。主要特点：对任何一层进行互连材料淀积的同时，也对该层与下层之间的通孔(Via)进行填充，而CMP平整化工艺只对导电金属层材料进行。与传统的互连工艺相比，工艺步骤得到简化，工艺成本也相应降低。利用溅射和CVD方法对沟槽和通孔进行金属Cu的填充淀积时，容易形成孔洞，抗电迁移能力差。因此在Cu互连集成工艺中，向通孔和沟槽中填充Cu的工艺，目前普遍采用的是具有良好台阶覆盖性、高淀积速率的电镀或化学镀的方法。电镀法在电镀法填充Cu的工艺中，一般是采用CuSO4与H2SiO4的混合溶液作为电镀液，硅片与外电源的负极相接，通电后电镀液中的Cu2+由于受到负电极的作用被Cu籽晶层吸引，从而实现了Cu在籽晶层上的淀积。为了保证高可靠性、高产率及低电阻的通孔淀积，通孔的预清洁工艺、势垒层和籽晶层的淀积工艺，通常需要在不中断真空的条件下、在同一个淀积系统中完成。化学镀与电镀工艺不同的是无需外接电源，它是通过金属离子、还原剂、复合剂、pH调节剂等在需要淀积的表面进行电化学反应实现Cu的淀积。Cu-CVD工艺尽管利用CVD方法向通孔和沟槽中填充Cu，可靠性比较差，但与电镀或化学镀工艺相比，采用CVD方法与CMOS工艺有更好的工艺兼容性。因此，优化Cu-CVD工艺，发展无空洞的厚膜淀积工艺，是Cu-CVD工艺的一个重要研究内容。三、平坦化22在集成电路制造过程中，经过多步加工工艺以后，硅片表面已经很不平整，特别是在金属化引线孔边缘处会形成很高的台阶。台阶的存在将会影响淀积薄膜的覆盖效果，在底角处，薄膜有可能淀积不到，使金属化引线发生断路，从而引起整个集成电路失效。台阶还可能导致薄膜淀积生长过程中形成空洞。随着互连层数的增加和工艺特征尺寸的缩小，对硅片表面平整度的要求也越来超高，金属层和介质层都需要进行平坦化处理，以减小或消除台阶的影响，改善台阶覆盖的效果。23可以采用一些简单的方法改善硅片表面的平整度。例如，对真空蒸发来说，改善台阶覆盖的方法，是使用行星旋转式真空淀积装置，通过蒸发源和衬底相对方向的连续改变，有效地消除蒸发死角，从而增加淀积率的均匀性。也可采用磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)回流，使锐利的台阶变得平滑，大大改善台阶覆盖状况。图(a)是没有平坦化图形；图(b)是第一类平坦化技术，只是使锐利的台阶改变为平滑，台阶高度没有减小；图(c)是第二类平坦化技术，可以使锐利的台阶变为平滑，同时台阶高度减小。通过再淀积一层半平坦化的介质层作为覆盖层，即可达到这种效果，如在多晶硅上淀积BPSG；平坦化技术图(d)是第三类平坦化技术，是使局域达到完全平坦化，使用牺牲层技术可以实现局域完全平坦化；图(e)是第四类平坦化技术，是整个硅片表面平坦化，化学机械抛光(CMP)方法就是可实现整个硅片平坦化的方法。四、CMOS工艺26CMOS，全称ComplementaryMetalOxideSemiconductor，即互补金属氧化物半导体，是一种大规模应用于集成电路芯片制造的原料。采用CMOS技术可以将成对的金属氧化物半导体场效应晶体管（MOSFET）集成在一块硅片上。27SiliconSubstrateP+~2um~725umSiliconEpiLayerP−选择衬底•晶圆的选择–掺杂类型（N或P）–电阻率（掺杂浓度）–晶向•高掺杂(P+)的Si晶圆•低掺杂(P−)的Si外延层28SiliconSubstrateP+SiliconEpiLayerP−PadOxide热氧化•热氧化–形成一个SiO2薄层，厚度约20nm–高温，H2O或O2气氛–缓解后续步骤形成的Si3N4对Si衬底造成的应力29SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideSi3N4淀积•Si3N4淀积–厚度约250nm–化学气相淀积(CVD)–作为后续CMP的停止层30SiliconSubstrateP+SiliconEpiLayerP-SiliconNitridePhotoresist光刻胶成形•光刻胶成形–厚度约0.5~1.0um–光刻胶涂敷、曝光和显影–用于隔离浅槽的定义31SiliconSubstrateP+SiliconEpiLayerP-SiliconNitridePhotoresistSi3N4和SiO2刻蚀•Si3N4和SiO2刻蚀–基于氟的反应离子刻蚀(RIE)32SiliconSubstrateP+SiliconEpiLayerP-SiliconNitridePhotoresistTransistorActiveAreasIsolationTrenches隔离浅槽刻蚀•隔离浅槽刻蚀–基于氟的反应离子刻蚀(RIE)–定义晶体管有源区33SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideTransistorActiveAreasIsolationTrenches除去光刻胶•除去光刻胶–氧等离子体去胶，把光刻胶成分氧化为气体34SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideFuturePMOSTransistorSiliconDioxideFutureNMOSTransistorNocurrentcanflowthroughhere!SiO2淀积•SiO2淀积–用氧化物填充隔离浅槽–厚度约为0.5~1.0um，和浅槽深度和几何形状有关–化学气相淀积(CVD)35SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideFuturePMOSTransistorFutureNMOSTransistorNocurrentcanflowthroughhere!化学机械抛光•化学机械抛光(CMP)–CMP除去表面的氧化层–到Si3N4层为止36SiliconSubstrateP+SiliconEpiLayerP-FuturePMOSTransistorFutureNMOSTransistor除去Si3N4•除去Si3N4–热磷酸(H3PO4)湿法刻蚀，约180℃37TrenchOxideCrossSectionBareSilicon平面视图•完成浅槽隔离(STI)38SiliconSubstrateP+SiliconEpiLayerP-FuturePMOSTransistorFutureNMOSTransistorPhotoresist光刻胶成形•