计算机组成原理课后习题及答案-唐朔飞(完整版)分解

第一章计算机系统概论•1.什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？•解：P3•计算机系统：由计算机硬件系统和软件系统组成的综合体。•计算机硬件：指计算机中的电子线路和物理装置。•计算机软件：计算机运行所需的程序及相关资料。•硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。•5.冯•诺依曼计算机的特点是什么？•解：冯•诺依曼计算机的特点是：P8•计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；•指令和数据以同同等地位存放于存储器内，并可以按地址访问；•指令和数据均用二进制表示；•指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；•指令在存储器中顺序存放，通常自动顺序取出执行；•机器以运算器为中心（原始冯•诺依曼机）。•7.解释下列概念：•主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。•解：P9-10•主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。•CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。•主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。•存储单元：可存放一个机器字并具有特定存储地址的存储单位。•存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。•存储字：一个存储单元所存二进制代码的逻辑单位。•存储字长：一个存储单元所存二进制代码的位数。•存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。•机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。•指令字长：一条指令的二进制代码位数。•8.解释下列英文缩写的中文含义：•CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS•解：全面的回答应分英文全称、中文名、功能三部分。•CPU：CentralProcessingUnit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。•PC：ProgramCounter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。•IR：InstructionRegister，指令寄存器，其功能是存放当前正在执行的指令。•CU：ControlUnit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。•ALU：ArithmeticLogicUnit，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。•ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。•MQ：Multiplier-QuotientRegister，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。•X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；•MAR：MemoryAddressRegister，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。•MDR：MemoryDataRegister，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据。•I/O：Input/Outputequipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。•MIPS：MillionInstructionPerSecond，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。•9.画出主机框图，分别以存数指令“STAM”和加法指令“ADDM”（M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如→①）。假设主存容量为256M*32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。•解：主机框图如P13图1.11所示。•（1）STAM指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，•OP(IR)→CU，Ad(IR)→MAR，ACC→MDR，MAR→MM，WR•（2）ADDM指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，•OP(IR)→CU，Ad(IR)→MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR•假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位。•10.指令和数据都存于存储器中，计算机如何区分它们？•解：计算机区分指令和数据有以下2种方法：•通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。•通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数第二章计算机的发展与应用•1.通常计算机的更新换代以什么为依据？•答：P22•主要以组成计算机基本电路的元器件为依据，如电子管、晶体管、集成电路等。•2.举例说明专用计算机和通用计算机的区别。•答：按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机。通用计算机适应性强，但牺牲了效率、速度和经济性，而专用计算机是最有效、最经济和最快的计算机，但适应性很差。例如个人电脑和计算器。•3.什么是摩尔定律？该定律是否永远生效？为什么？•答：P23，否，P36系统总线第三章1.什么是总线？总线传输有何特点？为了减轻总线的负载，总线上的部件都应具备什么特点？解：总线是多个部件共享的传输部件；总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用；为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。4.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？解：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。5.解释概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期、总线的通信控制。解：总线宽度——指数据总线的位（根）数，用bit（位）作单位。总线带宽——指总线在单位时间内可以传输的数据总量，相当于总线的数据传输率，等于总线工作频率与总线宽度（字节数）的乘积。总线复用——指两种不同性质且不同时出现的信号分时使用同一组总线，称为总线的“多路分时复用”。总线的主设备（主模块）——指一次总线传输期间，拥有总线控制权的设备（模块）；总线的从设备（从模块）——指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的命令；总线的传输周期——总线完成一次完整而可靠的传输所需时间；总线的通信控制——指总线传送过程中双方的时间配合方式。6.试比较同步通信和异步通信。解：同步通信——由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合；异步通信——不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。8.为什么说半同步通信同时保留了同步通信和异步通信的特点？解：半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。10.什么是总线标准？为什么要设置总线标准？目前流行的总线标准有哪些？什么是即插即用？哪些总线有这一特点？解：总线标准——可理解为系统与模块、模块与模块之间的互连的标准界面。总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；目前流行的总线标准有：ISA、EISA、PCI等；即插即用——指任何扩展卡插入系统便可工作。EISA、PCI等具有此功能。11.画一个具有双向传输功能的总线逻辑图。解：此题实际上是要求设计一个双向总线收发器，设计要素为三态、方向、使能等控制功能的实现，可参考74LS245等总线缓冲器芯片内部电路。逻辑图如下：（n位）GDIRA1B1AnBn……………………使能控制方向控制错误的设计：CPUMMI/O1I/O2I/On……系统总线存储总线这个方案的错误是：不合题意。按题意要求应画出逻辑线路图而不是逻辑框图。12.设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：（1）设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送；（2）设计一个电路，实现下列操作：T0时刻完成D→总线；T1时刻完成总线→A；T2时刻完成A→总线；T3时刻完成总线→B。令：BUSA=BUSB=BUSC=CP；DBUS=-OE；当CP前沿到来时，将DA、B、C。解：（1）采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器，其输出可直接挂总线。A、B、C三个寄存器的输入采用同一脉冲打入。注意-OE为电平控制，与打入脉冲间的时间配合关系为：-OE：CP：现以8位总线为例，设计此电路，如下图示：数据总线D7D0BUSA1Q8QOE1D8D374D1Q8QOE1D8D374A1Q8QOE1D8D374B1Q8QOE1D8D374CBUSCBUSBBUSDDBUSCBUSBBUSABUS（2）寄存器设置同（1），由于本题中发送、接收不在同一节拍，因此总线需设锁存器缓冲，锁存器采用74LS373（电平使能输入）。节拍、脉冲配合关系如下：时钟：CLK：节拍电平：Ti：打入脉冲：Pi：图中，脉冲包在电平中，为了留有较多的传送时间，脉冲设置在靠近电平后沿处。节拍、脉冲分配逻辑如下：二位格雷码同步计数器1&&&&111GY0Y11/2139Y3ABY21CLKP0P1P2P3T0T1T2T3-T0-T1-T2-T3节拍、脉冲时序图如下：CLK：T0：T1：T2：T3：P0：P1：P2：P3：以8位总线为例，电路设计如下：（图中，A、B、C、D四个寄存器与数据总线的连接方法同上。）=11Q8QOE1D8D374A1Q8QOE1D8D374BBUSBDBUSCBUSBBUSABUSBUSA1Q8QOE1D8D374DBUSD1Q8QOEG1D8D3731Q8QOE1D8DBUSC374C=1T1T3T0T2数据总线（D7~D0）令：ABUS=-T2DBUS=-T0BUSA=P1BUSB=P3返回目录14.设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？解：总线宽度=16位/8=2B总线带宽=8MHz×2B=16MB/s15.在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？解法1：总线宽度=32位/8=4B时钟周期=1/66MHz=0.015µs总线最短传输周期=0.015µs×4=0.06µs总线最大数据传输率=4B/0.06µs=66.67MB/s解法2：总线工作频率=66MHz/4=16.5MHz总线最大数据传输率=16.5MHz×4B=66MB/s若想提高总线的数据传输率，可提高总线的时钟频率，或减少总线周期中的时钟个数，或增加总线宽度。16.在