搜索
一、单向选择题（18分，每小题2分）1.函数F=AB+BC,使F=1的输入ABC组合为()。A.ABC=000B.ABC=010C.ABC=101D.ABC=1002.逻辑函数式Y=EF+E+F的逻辑值为（）。A．EFB．EFC．0D．13.“异或”门的逻辑式为（）。A.F＝AB+ABB.F＝AB+ABC.F＝ABABD.以上各项都不是4.一位8421BCD码译码器的数据输入线与译码输出线的组合是（C）。A．4:6B.1:10C.4:10D.2:45.用4选1数据选择器实现函数0101AAAAY，应使。A.D1=D2=0，D0=D3=1B.D0=D2=1，D1=D3=0C.D0=D2=0，D1=D3=1D.D0=D1=1，D2=D3=06.如果对45个符号进行二进制编码，则至少需要位二进制数。A.4B.5C.6D.77.在下列逻辑部件中，不属于组合逻辑电路的是（B）。A.全加器B.计数器C.数据分配器D.编码器8.用n个触发器构成的计数器，可得到最大计数长度(进制)是（D）。A.nB.2nC.2n-1D.2n9.异步时序电路和同步时序电路比较，其差异在于（B）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关二、填空题（每题2分，共16分）1.（529）10若编成8421BCD码为（________________________）8421BCD，2.4个变量可构成个最小项，全体最小项之和为。3.函数)(DCAABBAF，其反函数=_______________________4.在逻辑电路中，三极管通常工作在和状态。5.TTL集成JK触发器正常工作时，其dR和dS端应接电平。6.TTL电路的电源电压为V，CMOS电路的电源电压为V。7.0A,1A8.要构成6进制计数器，至少需要个触发器，其无效状态有个。三、图1、2中电路由TTL门电路构成，试分别写出F1、F2的表达式。（10分）四、按要求完成下列各题（16分）1.用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈（6分）)11,10,9,3,2,1()15,14,13,0(),,,(dmDCBAL2.利用代数法化简逻辑函数，必须写出化简过程（5分）★3.已知电路及输入波形如图所示，其中FF1是边沿D触发器，根据CP和D的输入波形画出Q1输出波形。设触发器的初始状态均为0。（5分）●3.请指出下列555电路的名称。（5分）五、设计题(20分)1.设计一多数表决电路。要求A、B、C三人中只要有两人以上（包括两人）同意，则决议就能通过，但A还有决定权，即只要A同意，即使其他人不同意也能通过。（15分）（1)用与非门实现，画出逻辑电路图。（2)用3－8线译码器74LS138加必要的门电路实现，画出逻辑电路图。译码器74LS138的功能如下A2、A1、A0为二进制译码输入端，A2为最高位，依次为（A1、A0），70~YY为译码输出端（低电平有效），S1、2S、3S为选通（使能）控制端。当S1＝1、2S+3S=0时，译码器处于工作状态；当S1＝0、2S+3S=1时，译码器处于禁止状态，即所有输出均为1。2.中规模同步四位二进制计数器74LS161的功能表见附表所示；请用LD同步预置法设计一个七进制加法计数器。（5分）74LS161为四位2进制计数器，Q3为最高位，依次为（Q2、Q1、Q0）功能表见下表六、（20分）分析如图所示同步计数电路（设触发器初态为000），要求：1．写出驱动方程与输出方程。2．写出状态方程。3．列出完整的状态转换眞值表。4．画出其状态图。5．说明其基本特点。（何种计数器？能否自启动？）。输入输出DRLDETEPCPD3D2D1D0Q3Q2Q1Q00××××××××10××↑d3d2d1d01111↑××××110××××××11×0×××××0000d3d2d1d0计数保持保持