比较器VHDL设计-实验报告(免费哦-)

上机实验报告实验题目班级姓名学号指导教师8位二进制数据比较器VHDL设计XXXX虾XXXXXXXXX实验目的与要求：1、通过常见基本组合逻辑电路的设计，熟悉EDA设计流程。2、熟悉文本输入及仿真步骤。3、掌握VHDL设计实体的基本结构及文字规则。4、掌握组合逻辑电路的静态测试方法。5、理解硬件描述语言和具体电路的映射关系。实验步骤与内容：（可加附页）1、创建工程。2、新建文件夹。3、输入正确的源程序，保存，编译。4、波形仿真，分配引脚，编译。5、下载到试验箱，进行功能验证。（原理图及仿真的波形界面在备注）遗留问题与说明：编程不熟练，在定义上概念不清晰。备注：实验源程序1、使用IF语句（1）LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOMPAREISPORT(A,B:INSTD_LOGIC_VECTOR(7DOWNTO0);YG,YE,YL:OUTSTD_LOGIC);END;ARCHITECTURELOGICOFCOMPAREISBEGINPROCESS(A,B)BEGINIF(AB)THENYL='1';YG='0';YE='0';ELSIF(A=B)THENYE='1';YG='0';YL='0';ELSEYG='1';YE='0';YL='0';ENDIF;ENDPROCESS;END;2使用IF语句（2）LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOMPISPORT(A,B:INSTD_LOGIC_VECTOR(7DOWNTO0);YG,YE,YL:OUTSTD_LOGIC);END;ARCHITECTURELOGICOFCOMPISBEGINPROCESS(A,B)BEGINIF(A(7)='1'ANDB(7)='0')THENYG='1';YE='0';YL='0';ELSIF(A(7)='0'ANDB(7)='1')THENYG='0';YE='0';YL='1';ELSIF(A(6)='0'ANDB(6)='1')THENYG='0';YE='0';YL='1';ELSIF(A(6)='1'ANDB(6)='0')THENYG='1';YE='0';YL='0';ELSIF(A(5)='0'ANDB(5)='1')THENYG='0';YE='0';YL='1';ELSIF(A(5)='1'ANDB(5)='0')THENYG='1';YE='0';YL='0';ELSIF(A(4)='0'ANDB(4)='1')THENYG='0';YE='0';YL='1';ELSIF(A(4)='1'ANDB(4)='0')THENYG='1';YE='0';YL='0';ELSIF(A(3)='0'ANDB(3)='1')THENYG='0';YE='0';YL='1';ELSIF(A(3)='1'ANDB(3)='0')THENYG='1';YE='0';YL='0';ELSIF(A(2)='0'ANDB(2)='1')THENYG='0';YE='0';YL='1';ELSIF(A(2)='1'ANDB(2)='0')THENYG='1';YE='0';YL='0';ELSIF(A(1)='0'ANDB(1)='1')THENYG='0';YE='0';YL='1';ELSIF(A(1)='1'ANDB(1)='0')THENYG='1';YE='0';YL='0';ELSIF(A(0)='0'ANDB(0)='1')THENYG='0';YE='0';YL='1';ELSIF(A(0)='1'ANDB(0)='0')THENYG='1';YE='0';YL='0';ELSEYG='0';YE='1';YL='0';ENDIF;ENDPROCESS;END;3使用FOR-LOOP语句LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOMPAREISPORT(A,B:INSTD_LOGIC_VECTOR(0TO7);YG,YL,YE:OUTSTD_LOGIC);END;ARCHITECTUREXIANIOFCOMPAREISBEGINPROCESS(A,B)BEGINFORNIN7DOWNTO0LOOPIF(A(N)='1'ANDB(N)='0')THENYG='1';YE='0';YL='0';EXIT;ELSIF(A(N)='0'ANDB(N)='1')THENYG='0';YE='0';YL='1';EXIT;ELSEYG='0';YE='1';YL='0';ENDIF;ENDLOOP;ENDPROCESS;END;实验仿真波形截图