数字电子技术基础(杨颂华)西安电子科大出版社-(5)

第5章触发器第5章触发器5.1基本RS触发器5.2时钟控制的触发器5.3集成触发器5.4触发器的逻辑符号及时序图第5章触发器5.1基本RS触发器5.1.1电路结构和工作原理图5–1基本RS触发器(a)&&RDSDQQQQSDRD(b)第5章触发器基本RS触发器是构成各种功能触发器的基本单元，所以称为基本触发器。它可以用两个与非门或两个或非门交叉耦合构成。图5-1(a)是用两个与非门构成的基本RS触发器，它有两个互补输出端Q和Q，一般用Q端的逻辑值来表示触发器的状态。Q=1，Q=0时，称触发器处于1状态；Q=0,Q=1时，称触发器处于0状态。RD、SD为触发器的两个输入端(或称激励端)。当输入信号RD、SD不变化(即RDSD=11)时，该触发器必定处于Q=1或Q=0的某一状态保持不变，所以它是具有两个稳定状态的双稳态触发器。第5章触发器当输入信号变化时，触发器可以从一个稳定状态转换到另一个稳定状态。我们把输入信号作用前的触发器状态称为现在状态(简称现态)，用Qn和Qn(或Q、Q)表示，把在输入信号作用后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1表示。因此根据图5-1(a)电路中的与非逻辑关系，可以得出以下结果：①当RD=0，SD=1时，无论触发器原来处于什么状态，其次态一定为0，即Qn+1=0，Qn+1=1，称触发器处于置0(复位)状态。②当RD=1，SD=0时，无论触发器原来处于什么状态，其次态一定为1，即Qn+1=1，Qn+1=0，称触发器处于置1(置位)状态。第5章触发器③当RD=1，SD=1时，触发器状态不变，即Qn+1=Qn，Qn+1=Qn，称触发器处于保持(记忆)状态。④当RD=0，SD=0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当RD、SD同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Qn+1=Ø，这种情况是不允许的。因此规定输入信号RD、SD不能同时为0，它们应遵循RD+SD=1的约束条件。第5章触发器从以上分析可见，基本RS触发器具有置0、置1和保持的逻辑功能，通常SD称为置1端或置位(SET)端，RD称为置0或复位(RESET)端，因此该触发器又称为置位—复位(SetReset)触发器或RDSD触发器，其逻辑符号如图5-1(b)所示。因为它是以RD和SD为低电平时被清0和置1的，所以称RD、SD低电平有效，且在图5-1(b)中RD、SD的输入端加有小圆圈。第5章触发器5.1.2基本RS触发器的功能描述方法1.状态转移真值表(状态表)将触发器的次态Qn+1与现态Qn、输入信号之间的逻辑关系用表格形式表示出来，这种表格就称为状态转移真值表，简称状态表。根据以上分析，图5-1(a)基本RS触发器的状态转移真值表如表5-1(a)所示，表5-1(b)是它的简化表。它们与组合电路的真值表相似，不同的是触发器的次态Qn+1不仅与输入信号有关，还与它的现态Qn有关，这正体现了时序电路的特点。第5章触发器表5–1基本RS触发器状态表第5章触发器图5–2次态卡诺图×RDSDQ0001111001001×011Qn+1第5章触发器2.特征方程(状态方程)描述触发器逻辑功能的函数表达式称为特征方程或状态方程。对图5-2次态卡诺图化简，可以求得基本RS触发器的特征方程为11DDnDDnRSQRSQ(约束条件)特征方程中的约束条件表示RD和SD不允许同时为0，即RD和SD总有一个为1。第5章触发器3.状态转移图(状态图)与激励表状态转移图是用图形方式来描述触发器的状态转移规律。图5-3为基本RS触发器的状态转移图。图中两个圆圈分别表示触发器的两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示转移条件。激励表(也称驱动表)是表示触发器由当前状态Qn转至确定的下一状态Qn+1时，对输入信号的要求。基本RS触发器的激励表如表5-2所示。第5章触发器图5–3基本RS触发器的状态图RD=1SD=001RD=×SD=1SD=×RD=1RD=0SD=1第5章触发器表5–2基本RS触发器的激励表QnQn+1RDSD00011011×110011×第5章触发器4.波形图工作波形图又称时序图，它反映了触发器的输出状态随时间和输入信号变化的规律，是实验中可观察到的波形。图5–4基本RS触发器波形图不定不定QQRDSD第5章触发器5.2时钟控制的触发器5.2.1钟控RS触发器钟控RS触发器是在基本RS触发器基础上加两个与非门构成的，其逻辑电路及逻辑符号分别如图5-5(a)、(b)所示。图中C、D门构成触发引导电路，R为置0端，S为置1端，CP为时钟输入端。从图5-5(a)看出，其中基本RS触发器的输入函数为CPSSCPRRDD,第5章触发器(a)QQ1S1R(b)图5-5&&RDSDQQ&&CPRSBDCAC1CP第5章触发器当CP=0时，C、D门被封锁，RD=1，SD=1，由基本RS触发器功能可知，触发器状态维持不变。当CP=1时，RD=R,SD=S，触发器状态将发生转移。将RD、SD代入基本RS触发器的特征方程式(5-1)中，可得出钟控RS触发器的特征方程为01RSQRSQnn(约束条件)其中RS=0表示R与S不能同时为1。该方程表明当CP=1时，钟控RS触发器的状态按式(5-2)转移，即时钟信号为1时才允许外输入信号起作用。(5-2)第5章触发器同理还可得出CP=1时，钟控RS触发器的状态转移真值表、激励表分别如表5-3和表5-4所示，状态转移图、时序图分别如图5-6(a)、(b)所示。钟控RS触发器是在R和S分别为1时清“0”和置“1”，称为R、S高电平有效，所以逻辑符号的R、S输入端不加小圆圈。表5–3钟控RS触发器状态转移真值表RSQn+100011011Qn10×第5章触发器表5–4钟控RS触发器激励表QnQn+1RDSD00011011×101100×第5章触发器图5–6钟控RS触发器的状态图和波形图(a)状态转移图；(b)时序波形R=0S=101R=×S=0S=×R=0R=1S=0(a)RCP(b)不定QS第5章触发器5.2.2钟控D触发器为了解决R、S之间有约束问题，可以将图5-5(a)钟控RS触发器的R端接至D门的输出端，并将S改为D，便构成了图5-7(a)所示的钟控D触发器，其逻辑符号如图5-7(b)所示。图5-7(a)中，门A和B组成基本触发器，门C和D组成触发引导门。基本触发器的输入为CPDCPSRCPDSDDD当CP=0时，SD=1，RD=1，触发器状态维持不变。第5章触发器当CP=1时，SD=D，RD=D，代入基本RS触发器的特征方程得出钟控D同理，可以得出钟控D触发器在CP=1时的状态转移真值表(表5-5)、激励表(表5-6)和状态图(图5-8)。DQn1钟控D触发器在时钟作用下，其次态Qn+1始终和D输入一致，因此常把它称为数据锁存器或延迟(Delay)触发器。由于D触发器的功能和结构都很简单，因此目前得到普遍应用。第5章触发器图5-7D触发器(a)逻辑电路；(b)逻辑符号(a)QQ(b)&&RDSDQQ&&CPDBDCACP1DC1第5章触发器图5-8D触发器状态图01D=0D=0D=1D=1第5章触发器表5–5D触发器状态转移真值表DQn+10101QnQn+1D000110110101表5–6Ｄ触发器激励表第5章触发器5.2.3钟控T触发器和T′触发器钟控T触发器的逻辑电路及符号分别如图5-9(a)、(b)所示。从图中看出，它是将钟控RS触发器的互补输出Q和Q分别接至原来的R和S输入端，并在触发引导门的输入端加T输入信号而构成的。这时等效的R、S输入信号为nnTQRQTS,由于Qn和Qn互补，它不可能出现SR=11的情况，因此这种结构也解决了R、S之间的约束问题。第5章触发器图5–9T触发器(a)逻辑电路；(b)逻辑符号(a)QQ1T(b)&&RDSDQQ&&CPTC1CP第5章触发器由图5-9(a)可见：CPTQRCPQTSnDnD,当CP=0时，SD=1，RD=1，触发器状态维持不变。当CP=1时，代入基本RS触发器的特征方程得出钟控T触发器的特征方程为nDnTQRQTSD,nnnnnnnDDnQTQTQTQTQQTQRSQ1第5章触发器表5-9JK触发器状态转移真值表JKQn+100011011Qn01Qn表5-10JK触发器激励表QnQn+1JK000110110×1××1×0第5章触发器图5-1001T=0T=1T=1T=0第5章触发器(a)QQ1J(b)图5-11&&RDSDQQ&&CPJC1K1KCP第5章触发器图5-12JK触发器状态图0K=×J=0J=×K=0K=×J=1J=×K=11第5章触发器图5-13JK触发器转换为其它触发器QC11K1JQQC11K1JQCPDCPT1QC11K1JQCPSR第5章触发器5.2.5电位触发方式的工作特点电位触发方式的特点是，在约定钟控信号电平(CP=1或0)期间，触发器的状态对输入信号敏感，输入信号的变化都会引起触发器的状态变化。而在非约定钟控信号电平(CP=0)期间，不论输入信号如何变化，都不会影响输出，触发器的状态维持不变。但是必须指出，这种电位触发方式，对于T′触发器，其状态转移为，当在CP=1且脉冲宽度较宽时，T′触发器将在CP=1的期间一直发生翻转，直至CP=0为止，这种现象称为空翻。QQn1第5章触发器如果要求每来一个CP触发器仅发生一次翻转，则对钟控信号约定电平(通常CP=1)的宽度要求是极为苛刻的。例如，对T′触发器必须要求触发器输出端的新状态返回到输入端之前，CP应回到低电平，就是CP的宽度tCP不能大于3tpd，而为了保证触发器能可靠翻转，至少在第一次翻转过程中，CP应保持在高电平，亦即宽度不应小于2tpd，因此CP的宽度应限制在2tpd＜tCP＜3tpd范围内。但TTL门电路的传输时间tpd通常在50ns以内，产生或传送这样的脉冲很困难，尤其是每个门的延迟时间tpd各不相同。因此在一个包括许多触发器的数字系统中，实际上无法确定时钟脉冲应有的宽度。所以，为了避免空翻现象，必须对以上的钟控触发器在电路结构上加以改进。第5章触发器5.3集成触发器5.3.1主从触发器图5-14主从触发器框图从触发器主触发器1QQQQKJCP第5章触发器1.主从JK主从JK触发器电路如图5-15所示。它由两个钟控RS触发器构成，其中1门~4门组成从触发器，5门~8门组成主触发器。当CP=1时，CP=0，从触发器被封锁，输出状态不变化。此时主触发器输入门打开，接收J、K输入信息，代入式(5-1)得出状态方程为,,nDnDQJSJQR主主nnnnDDnQKQQJQRSQ主主主主主1(5-7)第5章触发器图5-15主从JK触发器&&QQ&&1&&&&CP1Q主Q主24365RD主SD主KJ87第5章触发器当CP=0时，CP=1，主触发器被封锁，输入J、K的变化不会引起主触发器状态变化；从触发器输入门被打开，从触发器按照主触发器的状态(即主触发器维持在CP下降沿前一瞬间的状态)翻转，其中：111''11'1',nnnnnDDnnDnDQQQQQRSQQSQR主主主主主则即将主触发器的状态转移到从触发器的输出端，从触发器的状态和主触发器一致。将主代入式(5-7)可得nnQQ主nnnQKQJQ主主主1第5章触发器这就是主从JK触发器的状态方程，说明CP=1时，可按JK触发器的特性来决定主触发器的状态，然后在CP下降沿(1→0时)从触发器的输出才改变一次状态。综上所述，主从JK触发器防止了空翻，其工作特点是：①输出状态变化的时刻在时钟的下降沿。②输出状态如何变化，则由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。第5章触发器2.主从JK触发器的一次翻转主从JK触发器虽然防止了空翻现象，但还存在一次翻转现象，可能