组成原理试卷及答案

湖北省计算机类专业人才培养合作联盟联合考试2014-2015学年第1学期期末考试试卷课程名称：计算机组成原理试卷类型：B卷共5页考试形式：闭卷考试适用范围：学院（系）年级专业本科B－1共5页题号一二三四五总分得分一、单项选择题(每小题1.5分,共30分)（选择正确答案填入下表中，填错或不填均不得分）总分题号12345678910答案CDBCADABDB题号11121314151617181920答案AADCCDBBBA二、填空题(每空1分,共10分)（将正确答案填入下表）总分题号12345答案应用系统25P测试下地址题号678910答案320集中分散中断机器学院专业级学号姓名…………………………密……………………封……………………线………………………………注意事项：1.考生将姓名、学号等信息写在试卷相应位置；2.必须使用蓝(黑)色钢笔或签字笔在规定位置答题；3.注意字迹清楚，保持卷面整洁。B－2共5页三、判断题(每小题1分,共10分)（将正确“√”或者错误“×”填入下表）总分题号12345678910答案√××√√××√√×四、简答题(每小题5分,共20分)1.简述冯诺依曼体系结构要点。答：（1）采用二进制；（2）硬件系统由运算器、控制器、存储器、输入系统、输出系统组成；（3）存储程序、顺序执行。2.流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。分别判断以下三组指令各存在哪种类型的数据相关，并简要说明理由。(1)I1：LDAR1，A；M（A）→R1，M（A）是存储器单元I2：ADDR2，R1；（R2）+（R1）→R2(2)I3：ADDR3，R4；（R3）+（R4）→R3I4：MULR4，R5；（R4）×（R5）→R4(3)I5：LDAR6，B；M（B）→R6，M（B）是存储器单元I6：MULR6，R7；（R6）×（R7）→R6答：（1）I1指令先写R1，I2指令后读R1，存在写后读（RAW）相关；（2）I3指令读写R4，I4指令后写R4，存在读后写（WAR）相关；（2）I5指令读写R6，I6指令后写R6，存在写后写（WAW）相关；3.存储系统中有Cache、主存和辅存等，请分别简述它们各自的作用及B－3共5页对速度、容量的要求。答：高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度。主存储器（Mainmemory）简称主存。是计算机硬件的一个重要部件，其作用是存放指令和数据，并能由中央处理器（CPU）直接随机存取。辅助存储器又称为外部存储器，CPU需要通过I/O系统与之交换数据。辅助存储器存储容量大、成本低、存取速度慢，以及可以永久地脱机保存信息。常见的有磁表面存储器、光盘存储设备、U盘等。4.什么是中断方式？一般应用在什么场合？答：CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序，处理完毕后自动恢复原程序的执行的过程称为中断。中断方式在一定程度上实现了CPU和外设的并行工作，使CPU的效率得到充分的发挥。不仅如此，由于中断的引入，还能使多个外设并行工作，CPU根据需要可以启动多个外设，被启动的外设分别同时独立地工作，一旦外设准备就绪，即可向CPU发出中断请求，CPU可以根据预先安排好的优先顺序，按轻重缓急处理外设与自己的数据传送。另外，计算机在运行过程中可能会发生预料不到的异常事件，如运算错、掉电、溢出等，由于中断的引入，使计算机可以捕捉到这些故障和错误，及时予以处理等。五、计算题及应用题(每小题10分,共30分)1.某计算机有8条微指令I1-I8，每条微指令所包含的微命令控制信号见下表所示，a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。微指令abcdefghijI1√√√√√I2√√√√I3√√I4√注意事项：1.考生将姓名、学号等信息写在试卷相应位置；2.必须使用蓝(黑)色钢笔或签字笔在规定位置答题；3.注意字迹清楚，保持卷面整洁。B－4共5页I5√√√√I6√√√I7√√√I8√√√答：f,h,i为相斥性微命令可分为一组，占微指令两位，分组编码；同理b,g,j也可分为一组，占微指令两位，分组编码；剩下的4个为命令个占一位。总共8为。下面是一组方案：acde2-4译码2-4译码1000011110000111acdefhibgj2.写出数-3215的符合IEEE754标准的32位浮点规格化数编码。答：-3215=-52B1111=-0.01111B=-1.111B×2-2按IEEE754标准的32位浮点规格化数定义，S=1，M=1110…0，E=-2+127=125=01111101得符合IEEE754标准的32位浮点规格化编码为：1011111011110…0=BEF00000H3.存储器地址空间图如下所示（按字节编址），设计此存储器系统，画出RAM和ROM与CPU连接图。现有芯片为8K×4位的RAM芯片（有/CS和/WE控制端，均低有效）、8K×8位的ROM芯片（有/CS控制端，低有效）和你需要的译码器芯片。B－5共5页RAM10000H1FFFHRAM22000H3FFFH空4000H5FFFHROM6000H7FFFH答：CPU2-4译码器RAM8K*4RAM8K*4D7-D4A12-A0A14A13/MREQR/W/E/CS/CS/WED3-D011100100D3-D0/WED3-D0RAM8K*4RAM8K*4/CS/CS/WED3-D0/WEROM8K*8D3-D0D7-D4D3-D0/CS