第一章--逻辑代数基础复习

1第二章.基本逻辑运及集成逻辑门1.三种基本逻辑运算：‘与’、‘或’、‘非’。基本概念2.常用复合逻辑运算3.基本逻辑门、复合逻辑门电路：认识并会画逻辑符号4.逻辑变量、逻辑常量5.逻辑运算的优先级+&≥1≥1≥1≥1≥1+1==1⊕≥1⊙++&2第三章布尔代数与逻辑函数化简1.逻辑函数的概念及表示方法：①逻辑函数F(A,B,C)=AC+AB+ACF(A,B,C,D)=BCD+AD+BCD+AC②表示方法⑴真值表⑵逻辑表达式⑶卡诺图⑷波形图32.逻辑代数基本公式、常用公式及规则P11P12P13A（BC）=（AB）CA+（B+C）=（A+B）+CA（B+C）=AB+ACA+BC=（A+B）（A+C）A+B=ABAB=A+BA+AB=AA+AB=A+BAB+AC=AB+AC+BC代入法则、反演法则、对偶法则43.逻辑函数表达式⑴几种表示形式:‘与非式’、‘或非式’、‘与或非式’、‘与或式’、‘或与式’⑵标准‘与或式’ⅰ.最小项，ⅱ如何写为标准‘与或式’⑶标准‘或与式’ⅰ.最大项，ⅱ如何写为标准‘或与式’⑷不同表达式间的变换，借助公式及规则进行5F=AB+ACD与或式F=ABC+ABC+ABC+ABC标准与或式F=(A+C)(B+C)(A+B+C)或与式F=(A+B+C)(A+B+C)(A+B+C)(A+B+C)标准或与式F=ABCD与非与非式F=A+B+C+D或非或非式F=AB+CD与或非式64.逻辑函数的化简⑴.代数法化简：应熟练掌握常用公式⑵.卡诺图法化简：应掌握卡诺图化简原则卡诺圈应包括全部最小项或最大项，应按2n项画卡诺圈⑶.带无关项逻辑函数的化简无关项的定义，其在逻辑函数化简中的意义。写标准‘与或式’、‘或与式’F=ABC+BC+AD+CDF=AB+BC+AD+ACD7例:利用公式化简F=A+AB+BF=A+BA+CDF=A⊕B+ABF=ABD+BCD+AD+ABC+ABCDF=AB+BC+A+CF=AB+AC+BC+A⊕B8例：利用卡诺图化简•F=ABC+BC+AD+CD•F=AB+BC+AC•F=ABC+BCD+AD+A(B+CD)•F(A,B,C,D)=∑m(0,1,3,4,5,9,10,14,15)•F(A,B,C,D)=∑m(2,3,6,8,9,13,15)•F(A,B,C,D)=∑m(1,3,7,8,9,10,14)•F(A,B,C,D)=∏M(1,3,7,8,9,10,14)•F(A,B,C,D)=∏M(1,2,3,6,7,13,14,15)9F(A,B,C,D)=∑m(0,1,3,5,10,15)+∑d(2,4,9,11,14)F(A,B,C,D)=∑m(0,1,3,5,10,15)+∑d(2,4,9,11,14)F(A,B,C,D)=∑m(2,6,9,10,13)+∑d(0,1,4,5,8,11)F(A,B,C,D)=∏M(0,4,8,11,12,15)+∑d(2,3,6,7,13)F(A,B,C,D)=∏M(2,4,6,11,12,15)+∑d(2,3,6,7,13)10第四章组合逻辑电路的分析和设计一.组合逻辑电路的分析分析步骤、波形图的画法二.组合逻辑电路的设计•设计步骤：(1)将文字描述的逻辑命题变换为真值表，作出真值表前要仔细分析解决逻辑问题的条件，作出输入、输出变量的逻辑规定，然后列出真值表。(2)进行函数化简，化简形式应依据选择什么门而定。(3)根据化简结果和选定的门电路，画出逻辑电路。11组合逻辑电路的分析•例P512-2、2-3、组合逻辑电路的设计•例:用与非门实现逻辑函数•F=(AC+D)(B+CD)•F=AC+BD++12三常用中规模组合逻辑部件的原理和应用1.利用74138三---八译码器进行组合逻辑电路的设计1).单片74138实现三个变量逻辑函数。2).二片以上74138实现多个变量的逻辑函数。2.利用74151数据选择器实现逻辑函数1).利用74151实现三个以下变量的逻辑函数。2).利用74151实现三个以上变量的逻辑函数。3).全加器、半加器的概念。13利用MSI组合逻辑模块进行设计•利用74138设计F=AB+AC+BCF=ABD+ACD+ABC+BD•利用74151设计F=AB+AC+BCF=ABD+BCD+ACD+ABCD14第五章触发器一.触发器1.按结构划分①基本②电平触发④边沿触发：又分前沿触发和后沿触发2.按功能划分①RS触发器②D触发器③JK触发器3.每种触发器应掌握的知识①.触发器的功能②.触发器的特征方程③.触发器的状态图④.触发器的时序图15•熟练写出RS、D、JK、触发器的特性方程•熟练画出RS、D、JK、触发器的状态图•正确区分主从结构和边沿触发结构的RS、D、JK工作特点、逻辑符号图、能正确用时序图描述。•正确认识RS触发器的‘无法预先确定’状态•各种触发器的‘直接置位端’和‘直接复位端’的使用，如何在时序图中体现。16触发器的功能描述Qn+1=S+RQnQn+1=DQn+1=JQn+KQn触发器的特征方程触发器的状态图01R=0S=1R=1S=0R=0S=ΦR=ΦS=01701D=1D=1D=0D=001J=1K=ΦJ=ΦK=1J=1K=ΦJ=ΦK=118触发器的时序图RSQQCP无法预先确定无法预先确定同步RS触发器19CPRSQQ20CPRQ1QSQ1QRDSD21CPDRDSRSQQQ1Q122图4―15主从JK触发器的时序图CPJKQQ23图4―16主从JK触发器一次变化的时序图CPJKQQQ11Q24下降沿边沿触发JK触发器的时序图CPJKQQ25P116•4.54.64.7•4.104.1226第六章时序逻辑电路1.同步时序逻辑电路的分析分析步骤。最后一定要有状态图①列表法②时序图法2.异步时序逻辑电路的分析分析步骤。最后一定要有状态图①列表法②时序图法27P118•4.134.144.15•课上所作的各练习题283.同步时序逻辑电路的设计设计步骤一定要记住，其中状态简化、等效状态的合并书中没有请参考课上讲义。29•（1）分析逻辑功能要求,画符号状态转换图。•（2）进行状态简化。•（3）确定触发器的数目,进行状态分配，画状态转换图。•（4）选定触发器的类型,求出各个触发器驱动方程和电路输出方程。•（5）检查电路能否自启动。如不能自启动,则进行修改。•（6）画逻辑图并实现电路。30状态化简•▲是将原始状态图中等效的状态进行合并，从而得到最简状态图。•▲进行状态合并的条件：•⒈在所有相同输入序列中，输出必须相同.•2.在滿足上述条件同时，必须滿足下列条件之一。•①次状态相同•②次状态就是原状态•③次状态循环•④次状态对等效•▲可以合并的状态称为有效状态。•进行状态合并的方法：利用隐含表进行化简31P119•课上作的各练习•4.174.18